[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：基底；在基底上形成若干牺牲层；在牺牲层侧壁形成侧墙，在相邻牺牲层和侧墙之间形成第一开口；在第一开口底部形成抬高层，抬高层覆盖侧墙的部分侧壁；去除牺牲层，形成暴露出基底的第二开口；以侧墙为掩膜，刻蚀第一开口底部的抬高层和基底、以及第二开口底部的基底，形成双鳍部结构，双鳍部结构包括位于第一开口底部的第三开口、第三开口底部的连接部、以及位于第三开口和连接部两侧的鳍部，鳍部位于侧墙底部；形成双鳍部结构后，去除侧墙；去除侧墙后，形成横跨鳍部和第三开口的栅极结构，栅极结构覆盖鳍部顶部以及第三开口的部分侧壁和底部表面。所形成的晶体管能够抑制短沟道效应。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着超大规模集成电路(Ultra Large Scale Integration，ULSI)的快速发展，集成电路制造工艺变得越来越复杂和精细。为了提高集成度，降低制造成本，半导体器件的关键尺寸不断变小，芯片单位面积内的半导体器件数量不断增加，在半导体器件关键尺寸减小的同时，半导体器件图形也不断地细微化。

对于MOS晶体管，当MOS晶体管的沟道长度L缩短到可与源和漏耗尽区宽度之和(W_s+W_d)相比拟时，器件的特性受到影响。这种因沟道长度缩短而发生的对器件特性的影响，即为短沟道效应(Short Channel Effects，SCE)。短沟道效应使得MOS晶体管的性能变化且工作复杂化。

然而，现有技术形成的晶体管的短沟道效应仍较严重。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，以抑制晶体管的短沟道效应。

为解决上述技术问题，本发明实施例提供一种导体结构的形成方法，包括：提供基底；在部分基底上形成若干牺牲层；在所述牺牲层的侧壁上形成侧墙，在相邻牺牲层和侧墙之间形成第一开口；在所述第一开口底部的基底上形成抬高层，所述抬高层覆盖部分侧墙的侧壁；去除所述牺牲层，形成暴露出基底的第二开口；以所述侧墙为掩膜，刻蚀第一开口底部的所述抬高层和基底、以及所述第二开口底部的基底，形成双鳍部结构，所述双鳍部结构包括位于第一开口底部的第三开口、第三开口底部的连接部、以及位于第三开口和连接部两侧的鳍部，所述鳍部位于侧墙底部；形成双鳍部结构之后，去除所述侧墙；去除所述侧墙之后，形成横跨鳍部和第三开口的栅极结构，且所述栅极结构覆盖所述鳍部顶部以及第三开口的部分侧壁和底部表面。

可选的，以所述侧墙为掩膜，刻蚀所述第二开口底部的基底，在所述基底内形成第四开口，所述第四开口底部的基底表面低于所述第三开口底部的连接部表面。

可选的，牺牲层的形成步骤包括：在所述基底上形成牺牲膜；图形化所述牺牲膜，形成所述牺牲层；所述牺牲膜的材料包括：无定形碳、光刻胶或者底部抗反射层；。

可选的，所述侧墙的形成步骤包括：在所述基底上、牺牲层的侧壁和顶部表面形成侧墙膜；去除位于基底上和牺牲层顶部表面的侧墙膜，形成所述侧墙。

可选的，所述侧墙的材料包括：氧化硅或者氮化硅。

可选的，所述侧墙的厚度为：5纳米～30纳米。

可选的，所述基底的材料包括：绝缘体上硅，所述绝缘体上硅包括第一基底部、第一基底部上的绝缘层以及位于绝缘层上的第二基底部；所述第二基底部的材料为单晶半导体材料。

可选的，以所述侧墙为掩膜，刻蚀所述第二开口底部的第二基底部，直至暴露出所述绝缘层为止。

可选的，所述单晶半导体材料包括：硅、硅锗、碳化硅或者或Ⅲ-Ⅴ族元素的单晶化合物。

可选的，所述抬高层的形成工艺包括：外延生长工艺；所述抬高层的材料包括：硅、硅锗、碳化硅或者或Ⅲ-Ⅴ族元素的单晶化合物。