[发明专利]测量芯片的未对准的方法、扇出面板级封装及其制造方法

说明书

提供了测量芯片的未对准的方法、利用该方法制造扇出面板级封装的方法以及由其制造的扇出面板级封装。测量方法可以包括：通过扫描基板上的芯片获得图像；获得图像中的参考芯片相对于基板的绝对位移；获得图像中的辅助芯片相对于参考芯片的相对位移；以及根据绝对位移和相对位移计算芯片的未对准。

技术领域

本公开涉及半导体封装，具体地，涉及测量芯片的未对准的方法、利用其制造扇出面板级封装的方法和/或由其制造的扇出面板级封装。

背景技术

随着半导体芯片的集成密度增大，其尺寸逐渐地减小。然而，半导体芯片上的凸块之间的距离可以是由电子器件工程联合委员会(JEDEC)的国际标准给出的固定参数。因此，改变提供在半导体芯片上的凸块的数目会受限制。此外，随着半导体芯片缩小，在操作和测试半导体芯片方面存在考虑的因素。此外，根据半导体芯片的尺寸使板多样化是考虑的因素。已经提出了扇出面板级封装。

发明内容

发明构思的一些示例实施方式提供以高速测量芯片的未对准的方法。

发明构思的一些示例实施方式提供能够在可以用于制造封装的曝光工艺中改善工艺可靠性的方法。

根据发明构思的一些示例实施方式，一种测量基板中的芯片的未对准的方法可以包括：通过扫描基板和芯片获得图像，其中芯片可以在基板中布置在第一和第二方向上并包括布置在第一方向或第二方向上的第一至第n芯片；获得图像中的参考芯片相对于基板的绝对位移，参考芯片对应于图像中的芯片的第k个，k是大于或等于1并且小于或等于n的整数；获得图像中的辅助芯片相对于基板的相对位移，辅助芯片对应于芯片当中的不是参考芯片的芯片；以及基于绝对位移和相对位移计算芯片的未对准。

根据发明构思的一些示例实施方式，一种制造封装的方法可以包括：在基板中形成空腔；施加粘合带到基板；在空腔中以及在粘合带上提供芯片，芯片布置在第一和第二方向上，芯片包括布置在第一方向或第二方向上的第一至第n芯片；在基板、芯片和粘合带上形成密封层；除去粘合带；以及测量芯片相对于基板的未对准。测量芯片相对于基板的未对准可以包括：通过扫描提供在基板中的芯片获得图像；获得图像中的参考芯片相对于基板的绝对位移，参考芯片对应于图像中的芯片的第k个，k是大于或等于1并且小于或等于n的整数；获得图像中的辅助芯片相对于参考芯片的相对位移，辅助芯片对应于芯片当中的不是参考芯片的芯片；以及基于绝对位移和相对位移计算芯片的未对准。

根据发明构思的一些示例实施方式，一种封装可以包括：基板，包括空腔；芯片，在空腔中；密封层，在空腔中在芯片和基板之间；以及线，在密封层上以连接芯片到基板。所述线的每个可以包括第一部分线和第二部分线。第一部分线可以在第一方向上从基板延伸到邻近于密封层的芯片的侧壁。第二部分线可以连接到密封层上的第一部分线。第二部分线可以在第二方向上从芯片延伸到邻近于密封层的基板的侧壁。第二方向可以不同于第一方向。