[发明专利]超小单元尺寸纵向超结半导体器件的制造方法

说明书

本发明涉及一种超小单元尺寸纵向超结半导体器件的制造方法，该方法采用利用硬掩模层在第一导电类型半导体基板上进行深沟槽刻蚀；淀积一层第二导电类型外延层；再进行各向异性刻蚀，去除深沟槽底部外延层；进行第一导电类型杂质注入；淀积第一导电类型外延层填充深沟槽；对半导体基板第一主表面进行平坦化，并去除硬掩模层，深沟槽侧壁的第二导电类型外延层构成纵向超结结构的第二导电类型柱，第一导电类型基板和第一导电类型外延层分别构成第一导电类型第一柱和第一导电类型第二柱。本方法制造的超结结构，可以在不增加工艺难度的情况下，大幅度缩小超结结构的单元尺寸，同时打破现有工艺能力对第二导电类型柱宽度的限制。

技术领域

本发明涉及一种超结半导体器件的制造方法，尤其是一种超小单元尺寸纵向超结半导体器件的制造方法。

背景技术

在中高压功率半导体器件领域，纵向超结结构（Super Junction）已经被广泛采用，对比传统功率MOSFET器件，超结结构能获得更加优异的器件耐压与导通电阻的折中关系。超结结构形成于半导体器件的漂移区内，从半导体器件表面沿厚度方向延伸至漂移层体内，超结结构包括N导电类型柱（N柱）和P导电类型柱（P柱），N柱与P柱交替邻接设置而成的多个P-N柱对形成超结结构。N柱具有N导电类型杂质，P柱具有P导电类型杂质。当具有超结结构的MOSFET器件截止时，超结结构中的N柱和P柱分别被耗尽，耗尽层从每个N柱与P柱间的P-N结界面延伸，可以通过控制P柱和N柱中的杂质浓度来保持电荷平衡，因此耗尽层延伸并且完全耗尽N柱与P柱，从而支持器件耐压。当器件导通时，由于超结器件漂移区的电阻率更低，所以超结器件的导通电阻可以较普通器件大幅度降低。以600V超结MOSFET器件为例，其特征导通电阻较普通VDMOS器件可以降低70%左右。

影响超结器件耐压主要有以下几个因素：1）、超结结构深度（厚度）；2）、超结器件中超结结构的单元尺寸（pitch）；3）、漂移区杂质浓度。由于漂移区的杂质浓度降低虽然可以提高耐压，但会增大器件导通电阻。但在实际工艺中，提高超结结构深度会增大P柱的深宽比，增加器件制造难度和制造成本，超结结构深度很难大幅度增加。因此，提高超结产品性能，一般采用减小元胞尺寸，降低漂移区的电阻率的方式。采用减小超结结构的单元尺寸是目前实际产品中最常用的方式，超结结构的单元尺寸是指N柱尺寸与P柱尺寸之和。减小超结结构的单元尺寸可以减小器件耐压时器件底部耗尽层曲率，提高器件耐压。当漂移区浓度增加时，器件耐压会下降，但更小的超结结构单元尺寸的器件耐压下降幅度也会更小。

此外，由于N型超结半导体器件导通时，仅有N柱区域作为电流流通路径，因此在最小单元尺寸相同时，缩小P柱区域宽度可以有效增加电流流通路径，降低器件导通电阻。

漂移区内纵向超结结构的制备难度会随着超结结构深宽比的增加急剧上升。目前主要的纵向超结结构制造方法有两种。一种是多次外延、光刻、注入、退火的方案，使用该方案时，由于要使不同外延层之间的P型注入区相连接，就要使用高温推结退火，由此产生的P型杂质横向扩散时P柱宽度增加，限制了超结结构单元尺寸的降低。如果使用更多次数的外延，以降低外延厚度，减少推结温度及P柱横向扩散的话，势必增加制造成本。因此一般目前600V产品使用该方案批量制造时，多选用4～6次外延，P柱宽度一般在6um以上，器件pitch一般在10um以上。另一种超结结构的制造方法是如美国专利US7601597B2中提及的深沟槽刻蚀、外延填充的方式制造方式，漂移区中的P柱宽度约等于深沟槽宽度。当超结结构的单元尺寸缩小时，势必要缩小深沟槽宽度，以减小P柱宽度(因为N型器件中，超结结构的N柱区域才是电流流通路径，如果仅以缩小N柱区尺寸来缩小超结结构尺寸，器件导通特性反而会变差)。深度不变的条件下缩小深沟槽宽度意味着更大的沟槽深宽比，而更大的深宽比沟槽会在刻蚀和填充时遇到极大的问题，现阶段以600V超结为例，受刻蚀和填充工艺能力的限制，使用该方案的量产产品P柱宽度一般在3～6um之间，器件超结结构单元尺寸一般大于P柱宽度的两倍以上。 且用以上两种方式制造超结半导体器件时，相同构单元尺寸条件下，P柱宽度受限与工艺极限能力，无法进一步缩小。