[发明专利]一种优化的PCIE设备热插拔下电方法

说明书

技术领域

本发明涉及PCIE设备热插拔技术领域，具体地说是一种优化的PCIE设备热插拔下电方法。

背景技术

在云计算时代，大量的存储，服务器布置于数据中心和机房，而基于PCIE(Peripheral Component Interconnect Express，外设高速互联)总线热插拔技术的HBA卡，也大量应用于存储和服务器，方便存储和服务器的功能扩展和丰富IO接口支持。实际使用中，存储或服务器系统，对于支持热插拔的PCIE设备在位状态的判断，是功能正常运行的前提。设备在位状态判断使用软件判断时：系统软件驱动来读取接收器在位侦测寄存器值，来判断带内接收器在位状态。

PCIE设备在测试和应用中，有发现因为PCIE的Root Complex(PCIE根设备，简称RC)设备或Switch(PCIE交换设备，简称SW)设备，与End Point设备(PCIE终端设备，简称EP设备)，在热插拔下电流程中，因为侦测机制不完善，仅按流程顺序读取一次该寄存器的值，而不能正确反映最终EP设备接收器在位状态，而导致下电流程出现异常的情况。

发明内容

本发明的目的在于提供一种优化的PCIE设备热插拔下电方法，用于解决EP设备下电时容易出现异常的问题。

本发明解决其技术问题所采取的技术方案是：一种优化的PCIE设备热插拔下电方法，具体包括以下步骤：

对RC端或SW端的接收器在位侦测状态寄存器值进行判断；

如果是期望值，则EP设备已正常走完下电流程；否则，则对RC或SW的端口控制寄存器操作，继续进行在位侦测状态寄存器值判断；

如果控制寄存器操作多次后，在位侦测状态寄存器值还不是期望值，则表示EP设备故障，并打印故障信息。

进一步地，对在位侦测状态寄存器值进行判断具体为：PCIE驱动判断接收器在位侦测状态寄存器的各个位的数值。

进一步地，所述的期望值为寄存器各个位数值全部为零。

进一步地，控制寄存器操作的具体方法包括：PCIE驱动对RC或SW的端口控制寄存器非期望值端口先进行禁止操作，再进行使能操作，使得在位状态寄存器状态被更新。

发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：

在走热插拔下电流程中，通过增加对接收器在位状态的判断，确认下电流程是否成功走完。通过多次对在位状态的侦测，确保PCIE设备正常下电，保证安全移除。并能对故障信息进行打印。

附图说明

图1为本发明实施例的方法流程示意图。

具体实施方式

为了能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。

本发明一实施例通过增加对RC端或SW端的接收器在位侦测状态寄存器值进行判断，来确认EP设备下电流程是否正常走完，如果多次检测不是期望值，则打印EP设备故障的信息。

为了更好的理解本发明，对本发明的背景进行介绍：用户按下EP设备上，或对应PCIE槽位上的热插拔按钮ATTN_BTN，告知系统将要进行热插拔设备下电流程。OS系统会先结束对应PCIE端口上的业务，然后PCIE驱动告知EP设备准备走下电流程，EP设备收到指令后开始走下电流程，EP设备上的状态指示灯会同时开始闪烁，此时不能移除EP设备。待业务成功结束后，RC端会将控制EP设备电源的PWR_EN信号拉低，EP设备的电源会被关掉，PCIE时钟也会被关闭。

正常情况下，EP端设备走完下电流程后，会将本端的接收器阻抗从正常工作的100欧姆，拉高到高阻态，RC端或SW端通过侦测动作，可以发现对端接收器已经关闭，会将接收器在位侦测寄存器对应位清零。接收器是否在位可以通过读取接收器在位侦测状态(Physical Layer Receiver Detect Status)寄存器数值来判断。

如图1所示，一种优化的PCIE设备热插拔下电方法，具体包括以下步骤：