[发明专利]一种多晶硅侧墙沉积针孔缺陷的检测方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，且特别涉及一种多晶硅侧墙沉积针孔缺陷的检测方法。

背景技术

随着集成电路工艺的发展，半导体工艺器件的尺寸不断微缩以及性能的提升，越来越需要应用原子层沉积工艺，原子层沉积分为扩散沉积与化学气相沉积等，而化学气相沉积过程中容易发生针孔缺陷问题，如图1所示，在28nm产品研发过程中，发现多晶硅侧墙的针孔缺陷，导致W沉积时通过针孔使接触孔与多晶硅短路。导致这一问题的原因如图2a和图2b所示，该结构从下至上依次为晶背多晶硅侧墙SIN 10，晶背多晶硅20，Si衬底30，侧墙SIN 40，氧化层50，多晶硅60，SMT OX 70，SMT SIN 80和针孔缺陷90，在SMT ALD OX DEP过程中，由于存在针孔缺陷问题，导致在后续的SIN RM工艺中，使得针孔缺陷传递到多晶硅侧墙上，使得侧墙形成了针孔缺陷。

由于OX的透光特性光学检测很难检测出来，同时，当侧墙产生针孔缺陷后，由于其处于多晶硅侧面，很难有缺陷信号，因此这一缺陷本身很难被有效检测。

发明内容

本发明提出一种多晶硅侧墙沉积针孔缺陷的检测方法，通过建立缺陷检测流程并开发检测方法，建立针对此缺陷的在线指标，从而为良率提升和产品研发做出贡献。

为了达到上述目的，本发明提出一种多晶硅侧墙沉积针孔缺陷的检测方法，包括下列步骤：

将晶圆正常流片到氧化膜原子层沉积工艺前一步骤；

在所述晶圆上沉积介电层；

在上述结构上进行氧化膜原子层沉积工艺，形成氧化膜；

以所述氧化膜为阻挡层，对晶圆上的介电层进行刻蚀工艺；

进行缺陷检测，检测介电层损伤情况。

进一步的，该方法还包括在晶圆上的介电层进行刻蚀工艺步骤完成后，对晶圆有源区多晶硅进行无阻挡刻蚀工艺。

进一步的，所述缺陷检测步骤还包括检测有源区多晶硅损伤情况。

进一步的，所述介电层包括氧化膜层、氮化硅层或者两者的组合层。

进一步的，所述对介电层进行刻蚀工艺包括干法刻蚀或者湿法刻蚀。

进一步的，所述对有源区/多晶硅进行刻蚀工艺包括干法刻蚀或者湿法刻蚀。

进一步的，所述缺陷检测采用光学检测方法或电子束扫描方法进行。

本发明提出的多晶硅侧墙沉积针孔缺陷的检测方法，通过建立可以反应产品工艺状况的测试流程，使ALD OX薄膜成为湿法刻蚀或干法刻蚀的阻挡层，在缺陷位置其下层薄膜或衬底将被刻蚀，从而使缺陷问题恶化，以便于缺陷检测。并进行工艺窗口的评估与监控，从而改善良率并缩短研发周期。本发明能有效地监控ALD OX针孔缺陷的问题，避免后续造成的良率损失，为半导体良率提升提供保障。

附图说明

图1a和图1b所示为多晶硅侧墙针孔缺陷导致的接触孔与多晶硅短路示意图。

图2a和图2b所示为SMT ALD OX针孔缺陷在SIN RM工艺后传递到多晶硅侧墙示意图。

图3所示为本发明较佳实施例的多晶硅侧墙沉积针孔缺陷的检测方法流程图。

图4a和图4b所示为以ALD OX为阻挡层进行刻蚀后下层的薄膜或衬底被损伤示意图。

图5a和图5b所示为衬底与多晶硅被损伤后而易于检测的示意图。

具体实施方式

以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。

请参考图3，图3所示为本发明较佳实施例的多晶硅侧墙沉积针孔缺陷的检测方法流程图。本发明提出一种多晶硅侧墙沉积针孔缺陷的检测方法，包括下列步骤：

步骤S100：将晶圆正常流片到氧化膜原子层沉积工艺前一步骤；

步骤S200：在所述晶圆上沉积介电层；

步骤S300：在上述结构上进行氧化膜原子层沉积工艺，形成氧化膜；

步骤S400：以所述氧化膜为阻挡层，对晶圆上的介电层进行刻蚀工艺；

步骤S500：进行缺陷检测，检测介电层损伤情况。