[发明专利]一种多晶硅侧墙沉积针孔缺陷的检测方法在审
| 申请号： | 201710581730.9 | 申请日： | 2017-07-17 |
| 公开（公告）号： | CN107331632A | 公开（公告）日： | 2017-11-07 |
| 发明（设计）人： | 范荣伟 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人： | 智云 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 多晶 硅侧墙 沉积 针孔 缺陷 检测 方法 | ||
【权利要求书】：
1.一种多晶硅侧墙沉积针孔缺陷的检测方法，其特征在于，包括下列步骤：
将晶圆正常流片到氧化膜原子层沉积工艺前一步骤；
在所述晶圆上沉积介电层；
在上述结构上进行氧化膜原子层沉积工艺，形成氧化膜；
以所述氧化膜为阻挡层，对晶圆上的介电层进行刻蚀工艺；
进行缺陷检测，检测介电层损伤情况。
2.根据权利要求1所述的多晶硅侧墙沉积针孔缺陷的检测方法，其特征在于，该方法还包括在晶圆上的介电层进行刻蚀工艺步骤完成后，对晶圆有源区多晶硅进行无阻挡刻蚀工艺。
3.根据权利要求2所述的多晶硅侧墙沉积针孔缺陷的检测方法，其特征在于，所述缺陷检测步骤还包括检测有源区多晶硅损伤情况。
4.根据权利要求1所述的多晶硅侧墙沉积针孔缺陷的检测方法，其特征在于，所述介电层包括氧化膜层、氮化硅层或者两者的组合层。
5.根据权利要求1所述的多晶硅侧墙沉积针孔缺陷的检测方法，其特征在于，所述对介电层进行刻蚀工艺包括干法刻蚀或者湿法刻蚀。
6.根据权利要求1所述的多晶硅侧墙沉积针孔缺陷的检测方法，其特征在于，所述对有源区/多晶硅进行刻蚀工艺包括干法刻蚀或者湿法刻蚀。
7.根据权利要求1所述的多晶硅侧墙沉积针孔缺陷的检测方法，其特征在于，所述缺陷检测采用光学检测方法或电子束扫描方法进行。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710581730.9/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
