[发明专利]存储元件及其制造方法

说明书

本发明提供一种存储元件，包括：衬底、多个隔离结构、多个导体柱以及多个位线结构。衬底包括多个有源区。有源区排列成第一阵列。隔离结构位于衬底中且沿着Y方向延伸。各隔离结构设置在相邻两列的有源区之间。导体柱位于衬底上且排列成第二阵列。相邻两行的导体柱与排列成同一列的有源区接触，以形成第一接触区与第二接触区。多个位线结构沿着X方向平行配置于衬底上。各位线结构与排列成同一列的有源区接触，以于第一接触区与第二接触区之间形成第三接触区。

技术领域

本发明涉及一种半导体元件及其制造方法，尤其涉及一种存储元件及其制造方法。

背景技术

为提升动态随机存取存储器的集成度以加快元件的操作速度，以及符合消费者对于小型化电子装置的需求，近年来发展出埋入式字线动态随机存取存储器(buried wordline DRAM)，以满足上述种种需求。但随着存储器的集成度增加，字线间距和存储器阵列的隔离结构不断缩小，使得存储器工艺愈发困难。

在现有技术中，常利用多道光刻工艺以分别形成隔离结构、埋入式字线、位线以及电容器接触窗。上述种种工艺步骤容易产生对准问题(alignment issue)。所述对准问题会随着元件的尺寸微缩而日趋严重，举例来说，其容易导致有源区与电容器接触窗之间的接触面积减少。由于有源区与电容器接触窗之间的接触面积变小，将使得有源区与电容器接触窗之间的阻值增加，进而降低产品可靠度。因此，如何发展一种存储元件的制造方法，其可改善光刻工艺中的偏移所导致有源区与电容接触窗之间的接触面积减少的问题，将成为重要的一门课题。

发明内容

本发明提供一种存储元件及其制造方法，其可减少光刻工艺中的对准步骤，以改善光刻工艺中的偏移所导致有源区与电容接触窗之间的接触面积减少的问题。

本发明提供一种存储元件的制造方法，其步骤如下。在衬底中形成多个第一隔离结构。第一隔离结构将衬底分隔成多个条状图案。条状图案沿着X方向延伸并沿着Y方向交替排列。于衬底中形成多个字线组。字线组沿着Y方向延伸并穿过第一隔离结构与条状图案，以将衬底分成多个第一区与多个第二区。第一区与第二区沿着X方向交替排列且字线组位于第一区中。于衬底上形成第一介电图案。第一介电图案覆盖字线组并暴露出第二区的衬底的表面。于第二区的衬底上形成导体层。导体层的顶面低于第一介电图案的顶面。在第二区的导体层与衬底中形成多个第二隔离结构。第二隔离结构沿着Y方向延伸并将条状图案分隔成多个有源区。有源区被配置为带状且排列成第一阵列。在衬底上形成多个位线结构。位线结构沿着X方向延伸并横跨字线组。

本发明提供一种存储元件，包括：衬底、多个隔离结构、多个导体柱、多个位线结构以及多个间隙壁。衬底包括多个有源区。有源区被配置成带状且排列成第一阵列。隔离结构位于衬底中且沿着Y方向延伸。各隔离结构设置在相邻两行的有源区之间。导体柱位于衬底上且排列成第二阵列。相邻两行的导体柱与排列成同一列的有源区接触，以形成第一接触区与第二接触区。多个位线结构沿着X方向平行配置于衬底上。各位线结构与排列成同一列的有源区接触，以于第一接触区与第二接触区之间形成第三接触区。间隙壁沿着X方向平行配置于位线结构的侧壁上，以电性隔绝位线结构与导体柱。

基于上述，本发明可通过形成自行对准的沟槽来形成隔离结构，以改善光刻工艺中的偏移所导致有源区与电容接触窗之间的接触面积减少的问题。另外，本发明以氮化硅当作自对准隔离结构的材料，其可减少硅衬底的损耗，以避免有源区与电容接触窗之间的接触面积缩小的问题。此外，本发明可减少工艺中的对准步骤，以减少光掩膜的使用数量，进而降低工艺成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1P是本发明的第一实施例的存储元件的制造流程的上视示意图。

图2A至图2P是沿着图1A至图1P的A-A’线段的剖面示意图。