[发明专利]垂直存储器件

说明书

一种垂直存储器件包括：包括单元区和外围电路区的衬底，在基本上垂直于衬底的上表面的垂直方向上顺序地堆叠在衬底的单元区上的栅电极，在单元区上并在垂直方向上延伸穿过栅电极的沟道，在外围电路区上并在垂直方向上延伸的第一下接触插塞，在外围电路区上与第一下接触插塞相邻并在垂直方向上延伸的第二下接触插塞，以及电连接到第一下接触插塞的第一上布线。第一上布线被配置为将电信号施加到第一下接触插塞。第二下接触插塞不被电连接到配置为施加电信号的上布线。

技术领域

发明构思总体上涉及垂直存储器件，且更具体地，发明构思涉及具有接触插塞的垂直非易失性存储器件。

背景技术

VNAND闪速存储器件的外围区域中的接触插塞可能不具有均匀的密度。具有相对低密度的接触插塞可能不被形成为接触衬底或栅极结构，或者具有比期望尺寸更小的尺寸，这可能产生电故障。

发明内容

示例实施方式提供包括具有改善的电特性的接触插塞的垂直存储器件。

根据发明构思的一些示例实施方式，一种垂直存储器件可以包括：包括单元区和外围电路区的衬底，在基本上垂直于衬底的上表面的垂直方向上顺序地堆叠在衬底的单元区上的栅电极，在衬底的单元区上并在垂直方向上延伸穿过栅电极的沟道，在衬底的外围电路区上并在垂直方向上延伸的第一下接触插塞，在衬底的外围电路区上与第一下接触插塞相邻并在垂直方向上延伸的第二下接触插塞，以及电连接到第一下接触插塞的第一上布线。第一上布线被配置为将电信号施加到第一下接触插塞。第二下接触插塞可以不被电连接到配置为施加电信号的上布线。

根据发明构思的一些示例实施方式，一种垂直存储器件可以包括：包括单元区和外围电路区的衬底，在基本上垂直于衬底的上表面的垂直方向上顺序地堆叠在衬底的单元区上的栅电极，在衬底的单元区上并在垂直方向上延伸穿过栅电极的沟道，每个在衬底的外围电路区上并在垂直方向上延伸的第一下接触插塞，在衬底的外围电路区上在垂直方向上延伸并与第一下接触插塞中的至少一个相邻的至少一个第二下接触插塞，分别接触第一下接触插塞的上表面的第一上接触插塞，以及接触第一上接触插塞的上表面的第一上布线。

在发明构思的一些示例实施方式中，提供了一种制造垂直存储器件的方法，至少一个额外的下接触插塞可以进一步形成为在衬底的外围区上与具有相对低的密度的下接触插塞相邻，使得下接触插塞可以良好地接触目标结构并具有期望的尺寸。因此，包括下接触插塞的垂直存储器件可以具有改善的电特性。

根据发明构思的一些示例实施方式，一种垂直存储器件可以包括：包括单元区和外围电路区的衬底，在衬底的单元区上一个堆叠在另一个的顶部上并在垂直方向上彼此间隔开的多个栅电极，在衬底的单元区上彼此间隔开并在垂直方向上穿过所述多个栅电极延伸的多个沟道结构，在外围电路区之上在衬底上的上布线，在上布线下面在衬底的外围电路区上的第一下接触插塞，在衬底的外围电路区上与第一下接触插塞相邻的第二下接触插塞，以及在上布线与第二下接触插塞之间延伸以使第二下接触插塞与上布线绝缘的绝缘夹层。第一下接触插塞在垂直方向上延伸并且可以电连接到上布线。

附图说明

发明构思的以上及另外的方面和特征将由以下参照附图的详细描述被容易地理解，附图中相同的附图标记指相同的元件，除非另有说明，附图中：

图1至34是示出制造垂直存储器件的方法的阶段的剖视图。

图35是示出根据一些示例实施方式的垂直存储器件的剖视图；

图36和37分别是示出根据一些示例实施方式的垂直存储器件的俯视图和剖视图；

图38和39分别是示出根据一些示例实施方式的垂直存储器件的俯视图和剖视图；

图40和41分别是示出根据一些示例实施方式的垂直存储器件的俯视图和剖视图；

图42至44分别是示出根据一些示例实施方式的垂直存储器件的俯视图和剖视图；