[发明专利]包括电介质层的半导体器件

说明书

提供一种包括电介质层的半导体器件。该半导体器件包括堆叠结构和在堆叠结构内的竖直结构。该竖直结构包括具有第一宽度的下部区域和具有大于第一宽度的第二宽度的上部区域。该竖直结构还包括下部区域中的下部厚度与上部区域中的上部厚度的各自的比值彼此不同的两个电介质层。

技术领域

本发明构思的实施方式涉及一种包括电介质层的半导体器件以及制造该半导体器件的方法。

背景技术

在半导体器件诸如NAND快闪存储器等的情形下，其集成度可以是确定半导体产品的价格中的一个重要因素。为了提高其集成度，已经提出以三维方案布置的存储单元。然而，随着集成度逐渐提高，设置在不同水平面上的存储单元的分布特性会进一步退化。

发明内容

本发明构思的实施方式提供一种半导体器件以及制造该半导体器件的方法，在该半导体器件中单元分布特性可以改善。

根据本发明构思的一实施方式，一种半导体器件包括堆叠结构以及在堆叠结构内的竖直结构。竖直结构包括具有第一宽度的下部区域和具有大于第一宽度的第二宽度的上部区域。该竖直结构还包括下部区域中的下部厚度与上部区域中的上部厚度的各自比值彼此不同的两个电介质层。

根据本发明构思的一实施方式，一种半导体器件包括：交替地堆叠在基板上的导电图案和层间绝缘层。孔穿过导电图案和层间绝缘层。竖直结构设置在该孔中。竖直结构包括下部区域和在下部区域上的上部区域，上部区域具有比下部区域的宽度大的宽度。竖直结构包括半导体层和邻近导电图案的电介质结构。电介质结构包括下部区域中的下部厚度大于上部区域中的上部厚度的层。

根据本发明构思的一实施方式，一种半导体器件包括在基板上的其中形成有开口的堆叠结构。竖直结构在该开口中并包括形成电介质结构的多个层。形成电介质结构的所述多个层的每个具有上部区域和下部区域，下部区域在上部区域和基板之间。对于所述多个层中的第一层的下部区域的厚度与上部区域的厚度的第一比值不同于对于所述多个层中的第二层的下部区域的厚度与上部区域的厚度的第二比值。

注意到，关于一个实施方式描述的本发明构思的方面可以并入在不同的实施方式中，虽然没有关于其特别描述。也就是，所有的实施方式和/或任何实施方式的特征能够以任何方式和/或组合来结合。本发明构思的这些和其它的方面在以下阐述的说明书中被详细地说明。

附图说明

从以下结合附图的详细描述，本公开的以上和其它的方面、特征和优点将被更清楚地理解，附图中：

图1是根据本发明构思的示例实施方式的半导体器件的俯视图；

图2是根据本发明构思的示例实施方式的半导体器件的剖视图；

图3是根据本发明构思的示例实施方式的半导体器件的局部放大图；

图4是示出根据本发明构思的示例实施方式的半导体器件的修改的示例的局部放大图；

图5是示出根据本发明构思的示例实施方式的半导体器件的修改的示例的剖视图；

图6是示出根据本发明构思的示例实施方式的半导体器件的修改的示例的剖视图；

图7是示出根据本发明构思的示例实施方式的半导体器件的修改的示例的剖视图；

图8是示出根据本发明构思的示例实施方式的半导体器件的修改的示例的剖视图；

图9A至图9F是示出根据本发明构思的示例实施方式的制造半导体器件的方法的示例的剖视图；以及

图10A至图10C是示出根据本发明构思的示例实施方式的制造半导体器件的方法的示例的剖视图。

具体实施方式