[发明专利]元件芯片的制造方法

说明书

提供一种元件芯片的制造方法。半导体芯片的制造方法包括：准备半导体晶片，所述半导体晶片具备露出有凸块的表面、表面的相反侧的背面、形成有凸块的多个元件区域、以及划分元件区域的分割区域；在半导体晶片的表面沿着凸块通过喷涂法对包含掩模的原料的液体进行喷雾；在半导体晶片的表面形成被覆凸块并且具有使所述分割区域露出的开口的掩模；将半导体晶片的表面暴露于第一等离子体，在凸块被掩模被覆的状态下，对露出在该开口的分割区域进行蚀刻，直至到达背面，从而将半导体晶片单片化。

技术领域

本公开涉及元件芯片的制造方法。

背景技术

作为将具备用分割区域划分的多个元件区域的基板单片化的方法，已知有如下方法，即，对分割区域从基板的一面进行等离子体蚀刻，直至到达另一面，从而进行单片化(等离子体划片(dicing))。基板通常具备半导体层、层叠在半导体层的电路层、配置在电路层的电极焊盘(键合焊盘)以及包含焊料球等金属材料的突起(凸块)等金属电极。通过对基板的分割区域进行等离子体蚀刻，从而形成具有上述电路层以及金属电极的元件芯片。

将基板载置在设置于等离子体处理装置的载置台，从而进行等离子体划片。通常，基板载置在载置台，使得半导体层与载置台对置，从基板的配置有电极焊盘、凸块的面(电路层)侧照射等离子体而进行单片化(参照日本特开2002-93749号公报)。这是因为，可防止电极焊盘、凸块的由于与载置台的接触而造成的损伤，并且在单片化后进行的元件芯片的拾取会变得容易。此外，在日本特开2002-93749号公报中公开了如下内容，即，在电路层的表面露出了电极焊盘的状态下进行用于单片化的等离子体蚀刻(等离子体划片)。

发明内容

本公开的元件芯片的制造方法包括：准备基板，所述基板具备露出有金属电极的第一面、所述第一面的相反侧的第二面、形成有所述金属电极的多个元件区域、以及划分所述元件区域的分割区域；在所述基板的所述第一面沿着所述金属电极形成被覆所述金属电极并且具有使所述分割区域露出的开口的掩模；以及将所述基板的所述第一面暴露于第一等离子体，在所述金属电极被所述掩模被覆的状态下，对露出在所述开口的所述分割区域进行蚀刻，直至到达所述第二面，从而将所述基板单片化。

根据本公开，在利用等离子体蚀刻的元件芯片的制造中，在金属电极覆盖掩模，能够防止由等离子体处理造成的金属电极的劣化。

附图说明

图1A是第一实施方式涉及的元件芯片的制造方法的第一工序图。

图1B是第一实施方式涉及的元件芯片的制造方法的第二工序图。

图1C是第一实施方式涉及的元件芯片的制造方法的第三工序图。

图1D是第一实施方式涉及的元件芯片的制造方法的第四工序图。

图1E是第一实施方式涉及的元件芯片的制造方法的第五工序图。

图1F是第一实施方式涉及的元件芯片的制造方法的第六工序图。

图1G是第一实施方式涉及的元件芯片的制造方法的第七工序图。

图1H是第一实施方式涉及的元件芯片的制造方法的第八工序图。

图1I是第一实施方式涉及的元件芯片的制造方法的第九工序图。

图1J是第一实施方式涉及的元件芯片的制造方法的第十工序图。

图1K是第一实施方式涉及的元件芯片的制造方法的另一个第八工序图。

图2是实施方式涉及的等离子体蚀刻装置的示意图。

图3A是示出利用了旋涂法的掩模的示意图。

图3B是示出利用了喷涂法的掩模的示意图。

图4A是第二实施方式涉及的元件芯片的制造方法的第一工序图。