[发明专利]半导体存储装置及其读出方法

说明书

本发明提供一种半导体存储装置及其读出方法，抑制对位线进行预充电时的峰值电流。本发明的闪速存储器的读出方法包括下述步骤：对选择位线进行预充电；以及对经预充电的选择位线的电压或电流进行读出。进行预充电的步骤是在时刻(t1)将读出节点(SNS)预充电至Vcc‑Vth，在时刻(t2)将节点(TOBL)预充电至VCLAMP2，在时刻(t5)将节点(TOBL)预充电至VCLAMP1，在时刻(t6)将读出节点(SNS)预充电至Vcc。

技术领域

本发明涉及一种与非(NAND)型闪速存储器(flash memory)等半导体存储装置及其读出方法，尤其涉及位线(bit line)的预充电(pre-charge)。

背景技术

在NAND型闪速存储器中的页面(page)读出中，通过页面缓冲器(page buffer)/读出电路来对位线进行预充电，并根据选择存储胞元(memory cell)的存储状态来使位线放电，随后，在读出节点(sense node)对位线的电位或电流进行检测。当因微细化而位线电阻变高，而且，因页面数的增加而位线电容增加时，位线的充放电所需的时间变长，数据的读出需要耗费时间。因此，专利文献1中，通过在块(block)间配置预充电电路，从而实现位线预充电时间的缩短。

[现有技术文献]

[专利文献]

[专利文献1]日本专利第5631436号公报

[发明所要解决的问题]

在NAND型闪速存储器中，当在读出动作/校验(verify)动作时对位线电位进行读出时，通过页面缓冲器/读出电路来对位线进行预充电。进行预充电的位线为一页面，由于各位线跨及存储胞元阵列上的所有块，因此其寄生电容相当大。进而，在页面缓冲器内也分别包含电容，其也成为预充电的对象。因此，进行预充电的整体电容变得庞大。若对所有这些电容一齐开始预充电，则瞬间会有大电流流动，因此会成为引起电源电压下降的原因。尤其，在低电源电压的元件(device)中影响大，进而，在进行芯片级(on chip)的错误检测纠正(Error Checking and Correction，ECC)或连续读出的情况下，因数据输出、ECC运算及从存储器阵列(memory array)的读出动作重复而电源电压下降，而可能产生例如所要求的速度下的读出不良等问题。

发明内容

本发明的目的在于解决此种以往的问题，提供一种抑制对位线进行预充电时的峰值(peak)电流的半导体存储装置。

[解决问题的技术手段]

本发明的半导体存储装置的读出方法包括下述步骤：对选择位线进行预充电；以及对经预充电的选择位线的电压或电流进行读出，所述进行预充电的步骤包括下述步骤：将读出节点预充电至第1电压；对于位于所述读出节点与位线之间的位线用节点，基于所述读出节点的第1电压，将所述位线用节点预充电至第1箝位(clamp)电压；在通过第1箝位电压对选择位线进行预充电后，将所述位线用节点预充电至比第1箝位电压大的第2箝位电压；以及将所述读出节点预充电至比第1电压大的第2电压。

本发明的半导体存储装置包括：存储胞元阵列，形成有多个存储胞元；以及读出部件，读出存储于所述存储胞元阵列的存储胞元中的数据，所述读出部件包含读出电路，所述读出电路对选择位线进行预充电，并读出经预充电的选择位线的电压或电流，所述读出电路包含用于对读出节点进行预充电的预充电用晶体管、及连接于读出节点与位线之间的箝位用晶体管，所述读出部件经由预充电用晶体管来多次对读出节点进行预充电，且经由箝位用晶体管来多次对选择位线进行预充电。

[发明的效果]

根据本发明，通过将读出节点的预充电分为多次，且将对位线的预充电分为多次，从而能够抑制对位线进行预充电时的峰值电流及其噪声(noise)。由此，能够防患电源电压的下降于未然，避免意外的动作不良。

附图说明