[发明专利]分栅快闪存储器及避免其编程串扰失效的方法

权利要求书

1.一种避免分栅快闪存储器编程串扰失效的方法，包括：

提供管芯，所述管芯包括衬底、形成于所述衬底上的隧穿氧化层；

在所述隧穿氧化层表面形成字线层，所述字线层的厚度H₀＝H₁+ΔH，其中，H₁为制程设定的需要形成的字线层厚度，ΔH为制程监控测试中量测出的字线层厚度H₂与实际的字线层厚度H₃的差值。

2.如权利要求1所述的避免分栅快闪存储器编程串扰失效的方法，其特征在于，所述分栅快闪存储器存储有n个二进制位，所述ΔH与所述n正相关。

3.如权利要求2所述的避免分栅快闪存储器编程串扰失效的方法，其特征在于，在n≦2700时，所述ΔH与所述n满足公式：ΔH＝0.0421n-43.177。

4.如权利要求2所述的避免分栅快闪存储器编程串扰失效的方法，其特征在于，在n>2700时，ΔH为75埃。

5.如权利要求1所述的避免分栅快闪存储器编程串扰失效的方法，其特征在于，所述ΔH的范围为0-75埃。

6.一种分栅快闪存储器，其特征在于，包括：衬底；形成于所述衬底上的隧穿氧化层；形成于所述隧穿氧化层表面的字线层；所述字线层的厚度H₀＝H₁+ΔH，其中，H₁为制程设定的需要形成的字线层厚度，ΔH为制程监控测试中量测出的字线层厚度H₂与实际的字线层厚度H₃的差值。

7.如权利要求6所述的分栅快闪存储器，其特征在于，所述衬底上设有源线层和浮栅氧化层，所述浮栅氧化层表面沉积有浮栅多晶硅层，所述源线层与字线层之间设有第一侧墙，所述源线层与所述浮栅氧化层和浮栅多晶硅层之间设有第二侧墙。

8.如权利要求7所述的分栅快闪存储器，其特征在于，所述浮栅多晶硅层上设有浮栅尖端，所述浮栅尖端与所述隧穿氧化层相接触。