[发明专利]半导体封装件及其形成方法

说明书

技术领域

本发明的实施例涉及半导体封装件及其形成方法。

背景技术

由于许多电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体产业经历了快速增长。在大多数情况下，集成密度的提高是由最小部件尺寸的反复减小引起的，这允许将更多的组件集成到给定区域中。随着对缩小电子器件的需求的增长，已经出现了对更小和更具创造性的半导体管芯封装技术的需求。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，在底部半导体封装件的顶部上堆叠顶部半导体封装件以提供高水平的集成密度和组件密度。PoP技术通常使得能够在印刷电路板(PCB)上生产具有增强的功能和小占用面积的半导体器件。

发明内容

本发明的实施例提供了一种形成半导体封装件的方法，包括：在晶种层上方形成图案化的第一光刻胶，其中，所述图案化的第一光刻胶中的第一开口暴露所述晶种层；在所述第一开口中且在所述晶种层上镀第一导电材料；去除所述图案化的第一光刻胶；在去除所述图案化的第一光刻胶之后，在所述第一导电材料的侧壁上方且沿着所述第一导电材料的所述侧壁形成图案化的第二光刻胶，其中，所述图案化的第二光刻胶的第二开口暴露所述第一导电材料的部分；在所述第二开口中且在所述第一导电材料上镀第二导电材料；去除所述图案化的第二光刻胶；在去除所述图案化的第二光刻胶之后，去除所述晶种层的暴露部分；以及在所述第一导电材料和所述第二导电材料周围沉积介电层。

本发明的另一实施例提供了一种形成半导体封装件的方法，包括：将集成电路管芯密封在密封剂中；在所述密封剂和所述集成电路管芯上方沉积第一光刻胶；在所述第一光刻胶中图案化第一开口以暴露第一导电材料；在所述第一开口中镀导电通孔，其中，所述导电通孔电连接至所述集成电路管芯；去除所述第一光刻胶；在所述导电通孔周围沉积第一聚合物层，其中，所述第一聚合物层和所述第一光刻胶包括不同的材料；以及平坦化所述第一聚合物层，使得所述第一聚合物层和所述导电通孔的顶面齐平。

本发明的又一实施例提供了一种半导体封装件，包括：集成电路管芯；密封剂，设置在所述集成电路管芯周围；贯通孔，延伸穿过所述密封剂；以及再分布结构，位于所述集成电路管芯和所述密封剂上方，其中，所述再分布结构的金属化图案包括：导线，设置在介电层中并且电连接至所述集成电路管芯，其中，所述介电层接触所述密封剂的顶面；以及导电通孔，位于所述导线上方且电连接至所述导线，其中，所述导电通孔的顶面与所述介电层的顶面齐平。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1至图36示出根据一些实施例的形成半导体器件封装件的各个中间阶段。

图37至图40示出根据一些其他实施例的形成半导体器件封装件的各个中间阶段。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。