[发明专利]集成电路及其形成方法

说明书

本公开实施例涉及一种集成电路(IC)及形成方法，该集成电路包含HKMG混合非易失性存储器(NVM)器件并且提供小尺寸和高性能。在一些实施例中，所述集成电路包含具有NVM器件的存储器区，所述NVM器件带有一对通过相应的浮置栅极与衬底分离的控制栅电极。一对选择栅电极设置在所述一对控制栅电极的相对侧。逻辑区邻近存储器区设置且具有逻辑器件，所述逻辑器件带有金属栅电极，所述金属栅电极设置在逻辑栅极电介质上方并且具有被高k栅极介电层覆盖的底部表面和侧壁表面。选择栅电极或控制栅电极包括金属并且具有被高k栅极介电层覆盖的底部表面和侧壁表面。

技术领域

本发明实施例涉及半导体领域，并且具体地，涉及集成电路及其形成方法。

背景技术

嵌入式存储器是一种用于半导体行业中以提高集成电路(IC)性能的技术。嵌入式存储器是非独立存储器，其与逻辑内核集成在同一芯片上并支持该逻辑内核实现预期功能。高性能的嵌入式存储器具有高速和广泛的总线宽度能力，其限制或消除芯片间通信。

发明内容

根据本发明的一个方面，提供一种集成电路(IC)，包括：存储器区，存储器区包括非易失性存储器(NVM)器件，非易失性存储器器件具有通过相应的浮置栅极与衬底分离的一对控制栅电极，其中，一对选择栅电极设置在一对控制栅电极的相对侧；以及逻辑区，逻辑区邻近存储器区设置并且包括逻辑器件，逻辑器件包括第一金属栅电极，第一金属栅电极设置在逻辑栅极电介质上方并且具有被高k栅极介电层覆盖的底部表面和侧壁表面；其中，选择栅电极或控制栅电极包括金属，并且金属选择栅电极或金属控制栅电极具有被高k栅极介电层覆盖的底部表面和侧壁表面。

根据本发明的另一方面，提供一种集成电路(IC)，包括：存储器区，存储器区包括非易失性存储器(NVM)器件，非易失性存储器器件具有设置在相应的一对浮置栅极上方的一对控制栅电极，一对浮置栅极通过浮置栅极电介质与衬底分离，NVM器件还包括设置在一对控制栅电极的相对侧的一对选择栅电极，其中，选择栅电极通过选择栅极电介质与衬底分离，选择栅极电介质的厚度小于浮置栅极电介质的厚度；以及逻辑区，逻辑区邻近存储器区设置并且包括含有NMOS晶体管和PMOS晶体管的逻辑器件，NMOS晶体管包括第一金属栅电极并且PMOS晶体管包括第二金属栅电极；其中，第一金属栅电极和第二金属栅电极分别设置在逻辑栅极电介质上方并且具有被高k栅极介电层覆盖的底部表面和侧壁表面；其中，选择栅电极或控制栅电极包括与第一金属栅电极相同的材料，并且具有被高k栅极介电层覆盖的底部表面和侧壁表面。

根据本发明的另一方面，提供一种形成集成电路(IC)的方法，包括：提供包括存储器区和逻辑区的衬底；在浮置栅极层上方形成并图案化控制栅极层以在存储器区上方形成一对牺牲控制栅极；形成并图案化控制栅极层和浮置栅极层以在逻辑区上方形成一对牺牲逻辑栅极；在一对牺牲控制栅极的外侧形成一对牺牲选择栅极；以及通过高k介电层和第一金属层替换一对牺牲选择栅极或一对牺牲控制栅极、以及一对牺牲逻辑栅极中的一个。

附图说明

结合附图阅读以下详细说明，可更好地理解本公开的各方面。值得注意的是，依照同行业标准的惯例，各部件并非按照比例绘制。实际上，为了论述清楚，各部件的尺寸可任意增加或减少。

图1例示了包括混合高k金属栅极(HKMG)非易失性存储器(NVM)器件的集成电路(IC)的一些实施例的截面图。

图2例示了包括混合HKMG NVM器件的IC的一些附加实施例的截面图。

图3例示了包括HKMG NVM器件的IC的一些附加实施例的截面图。

图4至图13、图14A至图14C到图16A至图16C例示了用于制造包括混合或HKMG NVM器件的IC的方法的一些实施例的一系列截面图。

图17例示了用于制造包括混合或HKMG NVM器件的IC的方法的一些实施例的流程图。

具体实施方式