[发明专利]半导体器件的堆叠多晶硅栅结构的制造方法

说明书

本发明涉及一种半导体器件的堆叠多晶硅栅结构的制造方法，包括：在晶圆表面形成沟槽；通过淀积向沟槽内填充氧化硅；将氧化硅回刻掉一部分；在沟槽顶部的拐角处形成拐角结构；淀积含氮化合物；干法刻蚀含氮化合物，拐角结构表面形成向沟槽内延伸的含氮化合物侧壁残留；以含氮化合物侧壁残留为掩膜，将氧化硅刻蚀掉一部分；依次重复执行以上三个步骤，直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度；去除沟槽内的含氮化合物；向沟槽内填入多晶硅；在多晶硅上形成隔离氧化硅；反复执行以上两步骤，形成多层多晶硅和隔离氧化硅。本发明采用淀积+分步刻蚀的方式形成沟槽内的氧化硅，减少了氧化时间，提高了生产效率。

技术领域

本发明涉及半导体制造领域，特别是涉及一种半导体器件的堆叠多晶硅栅结构的制造方法。

背景技术

如今的开关电源工作频率已提升至1MHz以上的高频。降低开关器件栅-漏之间的反馈电容(以下简称C_GD)是一个主要的研究方向。

目前对于耐高压的金属氧化物半导体场效应管(HV MOSFET)，可以通过功率沟槽MOS器件实现600伏特以上的耐压(击穿电压)。其中一种实现方式是采用堆叠多晶硅栅(Stacked-POLY)的结构：在深槽内形成多层的多晶硅，各层之间以一定厚度的氧化硅进行隔离，顶层的多晶硅接栅极电压Vg，因此可以在深槽内形成耦合电容，有助于在深槽的深度方向的形成多个峰值接近的电场。

一种形成上述堆叠多晶硅栅结构的工艺中，底部氧化层厚度是用较高温度、较长时间的氧化过程生长而成的，若在此基础上需要形成更厚的氧化层，则需要更长时间氧化，由此增加了工艺时间，降低了生产效率。

发明内容

基于此，有必要提供一种生产效率较高的半导体器件的堆叠多晶硅栅结构的制造方法。

一种半导体器件的堆叠多晶硅栅结构的制造方法，包括：步骤A，在晶圆表面形成沟槽；步骤B，通过淀积向所述沟槽内填充氧化硅；步骤C，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；步骤D，通过热氧化在沟槽顶部的拐角处形成氧化硅拐角结构，所述氧化硅拐角结构为从拐角处往下、位于沟槽内部的氧化硅逐渐变厚的结构；步骤E，在晶圆表面淀积含氮化合物，覆盖所述沟槽内的氧化硅表面及所述氧化硅拐角结构表面；步骤F，干法刻蚀所述含氮化合物，将沟槽内的氧化硅表面的含氮化合物去除，所述氧化硅拐角结构表面形成向沟槽内延伸的含氮化合物侧壁残留；步骤G，以所述含氮化合物侧壁残留为掩膜，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；依次重复执行步骤E至步骤G，直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度，每执行一次步骤F所述含氮化合物侧壁残留就进一步向沟槽内延伸，所述沟槽内的氧化硅包括底部氧化硅和侧壁氧化硅，所述侧壁氧化硅的厚度从沟槽顶部至沟槽底部逐渐增厚；步骤H，去除所述沟槽内的含氮化合物；步骤I，向所述沟槽内填入多晶硅；步骤J，在填入的多晶硅上形成隔离氧化硅；依次重复执行步骤I和J，分别形成间隔的第1、第2、…、第n-1层多晶硅和第1、第2、…、第n-1层隔离氧化硅，并在第n-1层隔离氧化硅上形成第n层多晶硅，所述第n层多晶硅连接所述半导体器件的栅极电位，2≤n≤10。

在一个实施例中，所述步骤B之前还包括对所述沟槽进行侧壁氧化的步骤。

在一个实施例中，所述步骤B是采用高密度等离子化学气相淀积工艺填充氧化硅。

在一个实施例中，所述步骤I执行的次数与所述步骤G执行的次数相等，所述步骤I形成的各层多晶硅的位置与步骤G每次刻蚀掉的氧化硅位置一一对应。

在一个实施例中，所述步骤E是采用化学气相淀积工艺淀积含氮化合物。

在一个实施例中，所述步骤A是以氮化硅为掩膜刻蚀形成沟槽。

在一个实施例中，所述步骤H是通过浓磷酸湿法去除含氮化合物。

在一个实施例中，所述步骤J是生长高温氧化膜。