[发明专利]半导体器件的堆叠多晶硅栅结构的制造方法有效
| 申请号: | 201710533773.X | 申请日: | 2017-07-03 |
| 公开(公告)号: | CN109216438B | 公开(公告)日: | 2021-06-04 |
| 发明(设计)人: | 祁树坤 | 申请(专利权)人: | 无锡华润上华科技有限公司 |
| 主分类号: | H01L29/40 | 分类号: | H01L29/40;H01L29/423;H01L29/78 |
| 代理公司: | 广州华进联合专利商标代理有限公司 44224 | 代理人: | 邓云鹏 |
| 地址: | 214028 江苏省无*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体器件 堆叠 多晶 结构 制造 方法 | ||
1.一种半导体器件的堆叠多晶硅栅结构的制造方法,包括:
步骤A,在晶圆表面形成沟槽;
步骤B,通过淀积向所述沟槽内填充氧化硅;
步骤C,通过刻蚀去除掉沟槽内的氧化硅表面的一部分;
步骤D,通过热氧化在沟槽顶部的拐角处形成氧化硅拐角结构,所述氧化硅拐角结构为从拐角处往下、位于沟槽内部的氧化硅逐渐变厚的结构;
步骤E,在晶圆表面淀积含氮化合物,覆盖所述沟槽内的氧化硅表面及所述氧化硅拐角结构表面;
步骤F,干法刻蚀所述含氮化合物,将沟槽内的氧化硅表面的含氮化合物去除,所述氧化硅拐角结构表面形成向沟槽内延伸的含氮化合物侧壁残留;
步骤G,以所述含氮化合物侧壁残留为掩膜,通过刻蚀去除掉沟槽内的氧化硅表面的一部分;
依次重复执行步骤E至步骤G,直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度,每执行一次步骤F所述含氮化合物侧壁残留就进一步向沟槽内延伸,所述沟槽内的氧化硅包括底部氧化硅和侧壁氧化硅,所述侧壁氧化硅的厚度从沟槽顶部至沟槽底部逐渐增厚;
步骤H,去除所述沟槽内的含氮化合物;
步骤I,向所述沟槽内填入多晶硅;
步骤J,在填入的多晶硅上形成隔离氧化硅;
依次重复执行步骤I和J,分别形成间隔的第1、第2、…、第n-1层多晶硅和第1、第2、…、第n-1层隔离氧化硅,并在第n-1层隔离氧化硅上形成第n层多晶硅,所述第n层多晶硅连接所述半导体器件的栅极电位,2≤n≤10。
2.根据权利要求1所述的半导体器件的堆叠多晶硅栅结构的制造方法,其特征在于,所述步骤B之前还包括对所述沟槽进行侧壁氧化的步骤。
3.根据权利要求1所述的半导体器件的堆叠多晶硅栅结构的制造方法,其特征在于,所述步骤I执行的次数与所述步骤G执行的次数相等,所述步骤I形成的各层多晶硅的位置与步骤G每次刻蚀掉的氧化硅位置一一对应。
4.根据权利要求1所述的半导体器件的堆叠多晶硅栅结构的制造方法,其特征在于,所述步骤E是采用化学气相淀积工艺淀积含氮化合物。
5.根据权利要求1所述的半导体器件的堆叠多晶硅栅结构的制造方法,其特征在于,所述步骤A是以氮化硅为掩膜刻蚀形成沟槽。
6.根据权利要求1所述的半导体器件的堆叠多晶硅栅结构的制造方法,其特征在于,所述步骤H是通过浓磷酸湿法去除含氮化合物。
7.根据权利要求1所述的半导体器件的堆叠多晶硅栅结构的制造方法,其特征在于,所述步骤J是生长高温氧化膜。
8.根据权利要求1所述的半导体器件的堆叠多晶硅栅结构的制造方法,其特征在于,所述通过热氧化在沟槽顶部的拐角处形成氧化硅拐角结构的步骤中,氧化温度为800~950摄氏度。
9.根据权利要求1所述的半导体器件的堆叠多晶硅栅结构的制造方法,其特征在于,所述含氮化合物是氮化硅。
10.根据权利要求1所述的半导体器件的堆叠多晶硅栅结构的制造方法,其特征在于,每次执行步骤I填充的多晶硅均溢出所述沟槽,每次执行步骤I之后还包括通过化学机械研磨对溢出的多晶硅进行抛光、并回刻多晶硅的步骤。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡华润上华科技有限公司,未经无锡华润上华科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710533773.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





