[发明专利]半导体器件的分裂栅结构的制造方法

说明书

本发明涉及一种半导体器件的分裂栅结构的制造方法，包括：在晶圆表面形成沟槽；向沟槽内淀积氧化硅；回刻一部分氧化硅；通过热氧化处形成氧化硅拐角结构；在晶圆表面淀积含氮化合物；干法刻蚀含氮化合物，氧化硅拐角结构表面形成含氮化合物侧壁残留；以含氮化合物侧壁残留为掩膜，将沟槽内的氧化硅通过刻蚀去除掉表面的一部分；依次重复执行以上三个步骤直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度；向沟槽内填入下层多晶硅，通过湿氧氧化在下层多晶硅上形成隔离氧化硅，去除沟槽内的含氮化合物，在侧壁氧化硅表面再生长氧化硅，在沟槽内形成上层多晶硅。本发明采用淀积+分步刻蚀的方式形成沟槽内的氧化硅，减少了氧化时间，提高了生产效率。

技术领域

本发明涉及半导体制造领域，特别是涉及一种半导体器件的分裂栅结构的制造方法。

背景技术

如今的开关电源工作频率已提升至1MHz以上的高频。降低开关器件栅-漏之间的反馈电容(以下简称C_GD)是一个主要的研究方向。近几年获得关注的方案是在buck-converter(降压转换器)中，将低压VDMOS(垂直双扩散金属氧化物半导体场效应晶体管)器件的单一槽栅(trench-gate)优化为带有Shield-Plate(屏蔽板)的分裂栅(split-gate)结构，其可以从器件结构和电学角度，显著改善器件的可靠性和开关特性。

对于分裂栅，如何改善工艺流程、加厚分裂栅处氧化层厚度、降低反馈电容，是槽栅VDMOS器件持续改善、优化的方向。氧化层厚度加厚，可以调整该处电场形貌，增加漂移区浓度、降低导通电阻；而反馈电容的降低则有助于降低器件开关损耗。

图1是一种传统的分裂栅结构，硅片10表面形成有沟槽，沟槽内填充有氧化硅20和分裂栅。传统的制造分裂栅结构的方法，沟槽底部的氧化硅20是用较高温度、较长时间的氧化过程生长而成的，若在此基础上需要形成更厚的氧化层，则需要更长时间氧化，由此增加了工艺时间，降低了生产效率。

发明内容

基于此，有必要提供一种生产效率较高的半导体器件的分裂栅结构的制造方法。

一种半导体器件的分裂栅结构的制造方法，包括：步骤A，在晶圆表面形成沟槽；步骤B，通过淀积向所述沟槽内填充氧化硅；

步骤C，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；步骤D，通过热氧化在沟槽顶部的拐角处形成氧化硅拐角结构，所述氧化硅拐角结构为从拐角处往下、位于沟槽内部的氧化硅逐渐变厚的结构；步骤E，在晶圆表面淀积含氮化合物，覆盖所述沟槽内的氧化硅表面及所述氧化硅拐角结构表面；步骤F，干法刻蚀所述含氮化合物，将沟槽内的氧化硅表面的含氮化合物去除，所述氧化硅拐角结构表面形成向沟槽内延伸的含氮化合物残留；步骤G，以所述含氮化合物残留为掩膜，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；依次重复执行步骤E至步骤G，直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度，每执行一次步骤F所述含氮化合物残留就进一步向沟槽内延伸，所述沟槽内的氧化硅包括底部氧化硅和侧壁氧化硅，所述侧壁氧化硅的厚度从沟槽顶部至沟槽底部逐渐增厚；步骤H，向所述沟槽内填入下层多晶硅；步骤I，通过湿氧氧化在所述下层多晶硅上形成隔离氧化硅；步骤J，去除所述沟槽内的含氮化合物；步骤K，在所述侧壁氧化硅表面再生长氧化硅；步骤L，在所述沟槽内形成隔离氧化硅上的上层多晶硅。

在其中一个实施例中，所述步骤B之前还包括对所述沟槽进行侧壁氧化的步骤。

在其中一个实施例中，所述步骤B是采用高密度等离子化学气相淀积工艺填充氧化硅。

在其中一个实施例中，所述步骤E是采用化学气相淀积工艺淀积含氮化合物。

在其中一个实施例中，所述步骤A是以氮化硅为掩膜刻蚀形成沟槽。

在其中一个实施例中，所述步骤J是通过浓磷酸湿法去除含氮化合物。

在其中一个实施例中，所述步骤K是生长高温氧化膜。