[发明专利]利用应力记忆技术的半导体器件及其制造方法及电子设备

权利要求书

1.一种制造半导体器件的方法，包括：

在衬底上设置包括依次叠置的第一源/漏层、沟道层和第二源/漏层的有源区；

绕沟道层的外周形成牺牲栅；

形成将第二源/漏层固定到衬底并露出至少部分牺牲栅的保持层，从而能够在去除牺牲栅后保持沟道层中至少部分应力；

去除牺牲栅并绕沟道层外周形成栅堆叠。

2.根据权利要求1所述的方法，其中，牺牲栅能够在沟道层中产生应力。

3.根据权利要求1所述的方法，其中，保持层能够在沟道层中产生应力。

4.根据权利要求1所述的方法，其中，在去除牺牲栅并绕沟道层外周形成栅堆叠之后，该方法还包括：去除保持层。

5.根据权利要求1所述的方法，其中，绕沟道层的外周形成牺牲栅包括：

在有源区中，使沟道层的外周相对于第一、第二源/漏层的外周向内凹入；以及

在沟道层的外周相对于第一、第二源/漏层的外周的凹入内，绕沟道层的外周形成牺牲栅。

6.根据权利要求2所述的方法，其中，通过外延生长与沟道层材料晶格常数不同的材料来形成牺牲栅。

7.根据权利要求6所述的方法，其中，

对于p型器件，在无应变情况下牺牲栅材料的晶格常数比在无应变情况下沟道层材料的晶格常数小；

对于n型器件，在无应变情况下牺牲栅材料的晶格常数比在无应变情况下沟道层材料的晶格常数大。

8.根据权利要求6或7所述的方法，其中，

对于p型器件，沟道层包括SiGe，牺牲栅包括Si∶C或Ge浓度比沟道层SiGe的Ge浓度低的SiGe；

对于n型器件，沟道层包括SiGe，牺牲栅包括Ge浓度比沟道层SiGe的Ge浓度高的SiGe。

9.根据权利要求2所述的方法，其中，

对于p型器件，牺牲栅包括拉应力材料；

对于n型器件，牺牲栅包括压应力材料。

10.根据权利要求2所述的方法，其中，对于n型器件，牺牲栅在沟道层中产生拉应力；对于p型器件，牺牲栅在沟道层中产生压应力。

11.根据权利要求3所述的方法，其中，保持层对于n型器件带压应力，对于p型器件带拉应力。

12.根据权利要求1所述的方法，其中，设置有源区包括外延生长。

13.根据权利要求1所述的方法，其中，保持层保持第二源/漏区的一部分表面，并露出绕沟道层的外周形成的牺牲栅的一部分。

14.根据权利要求13所述的方法，其中，形成保持层包括：

形成覆盖有源区的所有露出表面的保持层；以及

对保持层进行构图，以露出牺牲栅的一部分表面。

15.根据权利要求13或14所述的方法，其中，保持层在俯视图中呈条状。

16.根据权利要求5所述的方法，其中，去除牺牲栅并绕沟道层外周形成栅堆叠包括：

在衬底上有源区的周围形成隔离层，其中隔离层的顶面靠近沟道层与第一源/漏层之间的界面或者处于沟道层的顶面与底面之间；

去除牺牲栅；

在隔离层上绕沟道层的外周形成栅堆叠。

17.根据权利要求16所述的方法，其中，形成栅堆叠包括：

在隔离层上依次形成栅介质层和栅导体层；以及

回蚀栅导体层，使得栅导体层在所述凹入之外的部分的顶面低于沟道层的顶面。