[发明专利]一种半导体器件的制备方法

权利要求书

1.一种半导体器件的制备方法，其特征在于，所述方法包括：

提供基底，在所述基底上形成有若干相互间隔的核结构；

将两两相邻的所述核结构归为一组，使用硬掩膜层至少填充一组所述核结构之间的间隙；

在所述核结构的裸露侧壁上形成间隙壁，其中所述硬掩膜层沿所述核结构排列方向上的尺寸不同于所述间隙壁的厚度；

去除所述核结构，以暴露所述核结构两侧的所述间隙壁和所述硬掩膜层；

以所述间隙壁和所述硬掩膜层为掩膜蚀刻所述基底，以在所述基底中形成尺寸不同的核图案。

2.根据权利要求1所述的方法，其特征在于，所述硬掩膜层为金属硬掩膜层。

3.根据权利要求2所述的方法，其特征在于，通过旋涂所述金属硬掩膜层的方法填充所述间隙。

4.根据权利要求3所述的方法，其特征在于，所述金属硬掩膜层包括无定型金属氧化物层。

5.根据权利要求3所述的方法，其特征在于，所述金属硬掩膜层包括TiOx、ZrOx和WOx中的一种。

6.根据权利要求3所述的方法，其特征在于，在旋涂所述金属硬掩膜层之后还进一步包括烘焙固化的步骤。

7.根据权利要求6所述的方法，其特征在于，所述烘焙固化的温度为240℃-350℃，所述烘焙固化的时间为60s-120s。

8.根据权利要求1所述的方法，其特征在于，在所述基底上依次形成有功能材料层、氧化物层和无定型硅层；

以所述间隙壁和所述硬掩膜层为掩膜蚀刻所述无定型硅层，以形成所述核结构。

9.根据权利要求1所述的方法，其特征在于，形成所述硬掩膜层的方法包括：

在所述基底上形成硬掩膜材料层，以填充所有所述核结构之间的间隙并覆盖所述核结构；

在所述硬掩膜材料层上形成掩膜层并图案化，覆盖选定的每组所述核结构之间的所述硬掩膜材料层；

以所述掩膜层为掩膜蚀刻所述硬掩膜材料层，以形成所述硬掩膜层。

10.根据权利要求1所述的方法，其特征在于，形成所述间隙壁的方法包括：

在所述核结构的顶部、侧壁和所述基底上形成间隙壁材料层；

蚀刻去除所述核结构的顶部和所述基底上的所述间隙壁材料层，以形成所述间隙壁。

11.根据权利要求1所述的方法，其特征在于，所述间隙壁的材料包括TiOx。