[发明专利]一种芯片封装方法

说明书

技术领域

本发明涉及半导体封装技术领域，具体涉及一种芯片封装方法。

背景技术

近几年来，集成电路芯片制造技术已进入纳米范围，并正在向物理“极限”挑战。集成电路的集成度越来越高。功能越来越强，所需引线脚数越来越多。集成电路的这种快步发展使得集成电路芯片封装基板面临着巨大的挑战。

在3D芯片封装或晶圆级封装时，倒焊封装(Flip-Chip，FC)工艺的出现可以使芯片封装的体积减小，为了增加输入/输出(Input/Output，I/O)接口，一般在FC工艺的基础上对芯片进行硅通孔(Through Silicon Via，TSV)作业，然而，对芯片或晶圆进行硅通孔作业，会导致晶圆产生内应力，对晶圆造成损伤。因此，需要考虑芯片内应力损伤及散热的问题。现有技术中，公开号为CN102623426A的中国专利公开了一种半导体封装结构及其形成方法，其公开的技术方案中，将芯片通过胶键合倒装至槽底后，通过载片刻蚀使得芯片焊盘裸露。该方案在有芯片的结构下对载片进行刻蚀，依然会对芯片造成应力损伤。

因此，如何在提高IO数量的情况下减小芯片内应力及损伤成为亟待解决的问题。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中的倒焊封装时若要通过对芯片作业TSV提高IO数量，芯片会产生内应力及损伤的缺陷，从而提供一种芯片三维封装方法，包括：

在载片的一侧刻蚀出凹槽和多个盲孔，凹槽用于提供待封装芯片放置位；在载片刻蚀凹槽和多个盲孔的一侧制作再分布层线路，至少部分再分布层线路布置在多个盲孔内；在再分布层线路上形成多个焊点，多个焊点用于固定待封装芯片；将待封装芯片焊接固定在多个焊点上；裁减载片相对于刻蚀凹槽和多个盲孔一侧的另一侧，以使位于多个盲孔内的再分布层线路至少部分露出载片的另一侧。

可选地，载片为硅载片。

可选地，凹槽深度大于待封装芯片的宽度，凹槽的角度大于或等于90°。

可选地，待封装芯片上具备多个焊盘；在载片的一侧刻蚀出的多个盲孔与待封装芯片的多个焊盘分别一一对应。

可选地，多个盲孔两两之间互不连通。

可选地，制作在凹槽上的再分布层线路与制作在多个盲孔内的再分布线路之间互不连通。

可选地，制作在各个盲孔内的再分布线路两两之间互不连通。

可选地，在载片刻蚀凹槽和多个盲孔的一侧制作再分布层线路之前，还包括：对凹槽和多个盲孔进行绝缘处理。

本发明提供的芯片三维封装方法，通过对载片刻蚀出凹槽以及在凹槽部分作业硅通孔刻蚀多个盲孔，在凹槽与盲孔一侧制作再分布层线路并形成焊点，将芯片焊接固定在多个焊点上，最后将载片减薄，使得载片背面线路引出，从而，能够避免在焊接后刻蚀通孔对芯片造成的应力损伤，相对于现有技术中对芯片直接制作通孔增加芯片IO数量、或将芯片与载片焊接后对载片制作通孔使得芯片焊盘裸露，本发明避免了由于对芯片直接或间接制作通孔导致的芯片内应力及损伤问题，增加了芯片封装的IO数量，提高芯片封装的可靠度。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中一种芯片三维封装方法的流程图；

图2a、图2b、图2c、图2d和图2e为本实施例中芯片三维封装方法的一个示例过程示意图，其中：

图2a为本实施例中芯片三维封装方法的一个示例过程第一状态示意图；

图2b为本实施例中芯片三维封装方法的一个示例过程第二状态示意图；

图2c为本实施例中芯片三维封装方法的一个示例过程第三状态示意图；

图2d为本实施例中芯片三维封装方法的一个示例过程第四状态示意图；

图2e为为本实施例中芯片三维封装方法的一个示例过程封装后的状态示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。