[发明专利]电气组件中的键合线的仿真测试方法及存储介质和设备

权利要求书

1.一种电气组件中的键合线的仿真测试方法，其中，所述电气组件包括：第一电气元件和第一导线、第二电气元件和第二导线、连接所述第一导线和所述第二导线的待测试键合线，所述方法包括：

生成所述电气组件的物理仿真模型；

以所述第一导线朝所述第二导线方向的结束端为起始划分线，以所述第二导线朝所述第一导线方向的结束端为终止划分线，将所述仿真模型划分为头部分、中间部分和尾部分，其中，所述头部分对应于键合线与所述第一导线的焊盘区域，所述尾部分对应于键合线与所述第二导线的焊盘区域；

建立所述头部分的电路模型和所述尾部分的电路模型；

建立所述中间部分的电路模型，包括：

将所述中间部分沿水平方向划分为连续的多个分段，各个分段包括：

以所述第一电气元件朝所述第二导线方向的结束端为划分线，将所述中间部分划分为第一区间和第二区间，其中，所述第一区间对应于远离所述第二导线的区域，所述第二区间对应于接近所述第二导线的区域；

当所述第一区间包含的键合线的长度不超过所述第一电气元件的工作波长的1/N时，将所述第一区间作为所述连续的多个分段中的一个分段；

当所述第一区间包含的键合线的长度超过所述第一电气元件的工作波长的1/N时，将所述第一区间划分为至少两个分段，使得所述至少两个分段包含的键合线的长度均不超过所述第一电气元件的工作波长的1/N；

当所述第二区间包含的键合线的长度不超过所述第一电气元件的工作波长的1/N时，将所述第二区间作为所述连续的多个分段中的一个分段；

当所述第二区间包含的键合线的长度超过所述第一电气元件的工作波长的1/N时，将所述第二区间划分为至少两个分段，使得所述至少两个分段包含的键合线的长度均不超过所述第一电气元件的工作波长的1/N；

其中，N≥10；

建立各个分段的电路模型；

将所述头部分的电路模型、所述中间部分的电路模型和所述尾部分的电路模型级联，生成所述电气组件的仿真电路。

2.根据权利要求1所述的方法，其中，建立所述头部分的电路模型和所述尾部分的电路模型，包括：

利用T型集总参数模型表征所述头部分和所述尾部分中键合线分别与所述第一导线和所述第二导线焊接的焊点的电气特性寄生参数，并建立所述头部分的电路模型和所述尾部分的电路模型。

3.根据权利要求1所述的方法，其中，所述建立各个分段的电路模型，包括：

利用Q3D建立所述中间部分的各个分段的电路模型。

4.根据权利要求1所述的方法，其中，将所述头部分的电路模型、所述中间部分的电路模型和所述尾部分的电路模型级联，生成所述电气组件的仿真电路，包括：

利用Designer将所述头部分的电路模型、所述中间部分的各个分段的电路模型和所述尾部分的的电路模型级联，生成所述电气组件的仿真电路。

5.根据权利要求1-4中任一项所述的方法，其中，第一电气元件为芯片，第二电气元件为基板，第一导线为芯片上的连接线，第二导线为基板上的连接线。