[发明专利]半导体装置的制造方法

说明书

本发明公开了一种半导体装置的制造方法。该方法包括：提供半导体结构，该半导体结构包括：衬底、在衬底上的多个半导体鳍片、在每个半导体鳍片周围的沟槽以及填充沟槽的第一绝缘物层，其中，多个半导体鳍片包括第一半导体鳍片和第二半导体鳍片；对第一半导体鳍片执行第一掺杂以在第一半导体鳍片中形成第一抗穿通区域；去除第一绝缘物层的至少一部分以使得沟槽的至少一部分未被第一绝缘物层填充；形成第二绝缘物层，其中第二绝缘物层填充沟槽的未被填充部分；以及在形成第二绝缘物层之后，对第二半导体鳍片执行第二掺杂以在第二半导体鳍片中形成第二抗穿通区域。本发明可以降低用于第一掺杂的掺杂物扩散到第二半导体鳍片中的可能性。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体装置的制造方法。

背景技术

随着MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)器件的尺寸逐渐减小，短沟道效应(the short channel effect，简称为SCE)成为一个关键问题。FINFET(Fin Field Effect Transistor，鳍片式场效应晶体管)器件对沟道电荷显示出比较好的栅极控制能力，从而可以进一步缩小CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件的尺寸。

目前，为了防止FinFET器件的源极和漏极穿通，需要对半导体鳍片进行抗穿通注入(the anti-punch through implantation)，以在半导体鳍片中形成抗穿通区域。对于NMOS，其抗穿通注入需要向半导体鳍片注入含硼的离子，而且有一部分含硼离子会被注入到STI(Shallow Trench Isolation，浅沟槽隔离)中，由于NMOS的抗穿通注入比PMOS的抗穿通注入更深，导致有一部分被注入到STI中的含硼的离子向PMOS的半导体鳍片扩散，而且在退火处理之后，这部分含硼的离子将会掺杂进入PMOS的半导体鳍片中，这将降低器件性能。

发明内容

本发明的发明人发现，对于NMOS，其抗穿通注入需要向半导体鳍片注入含硼的离子，而且有一部分含硼离子会被注入到STI中，通常NMOS的抗穿通注入比PMOS的抗穿通注入更深，导致有一部分被注入到STI中的含硼的离子向PMOS的半导体鳍片扩散，而且在退火处理之后，这部分含硼的离子将会掺杂进入PMOS的半导体鳍片中，这将降低器件性能。

本发明需要解决的一个技术问题是：减少由于抗穿通注入所导致的STI中被掺杂的掺杂物的量，从而减少由于扩散导致的其他半导体鳍片被该掺杂物掺杂的可能性。

根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：衬底、在所述衬底上的多个半导体鳍片、在每个所述半导体鳍片周围的沟槽以及填充所述沟槽的第一绝缘物层，其中，所述多个半导体鳍片包括用于形成第一器件的第一半导体鳍片和用于形成第二器件的第二半导体鳍片；对所述第一半导体鳍片执行第一掺杂以在所述第一半导体鳍片中形成第一抗穿通区域；在形成所述第一抗穿通区域之后，去除所述第一绝缘物层的至少一部分以使得所述沟槽的至少一部分未被所述第一绝缘物层填充；形成第二绝缘物层，其中所述第二绝缘物层填充所述沟槽的未被填充部分；以及在形成所述第二绝缘物层之后，对所述第二半导体鳍片执行第二掺杂以在所述第二半导体鳍片中形成第二抗穿通区域。

在一个实施例中，在提供半导体结构的步骤中，所述半导体结构还包括：在每个所述半导体鳍片之上的硬掩模层；其中，所述第一绝缘物层的上表面与所述硬掩模层的上表面齐平；其中，在执行所述第一掺杂的过程中，经过所述硬掩模层对所述第一半导体鳍片执行第一掺杂。

在一个实施例中，所述第一掺杂为第一离子注入工艺，所述第二掺杂为第二离子注入工艺。