[发明专利]低损耗半导体功率器件

说明书

本发明的公开了一种低损耗半导体功率器件包括：第一导电型的衬底，其底端配置有MOS晶体管的漏极，所述衬底上端配置有第一导电型的外延层；第二导电型的沟道、第二导电型的体区，其中，所述体区至少覆盖在两个相邻所述沟道的上端形成相邻体区，所述体区内配置有第一导电型的源极，所述相邻体区之间的上端配置有栅极；其中，所述沟道中至少存在两个未被所述体区覆盖的第一独立沟道和第二独立沟道，所述第一独立沟道上部配置有第一PN结，所述外延层上端绝缘配置有第一电阻，所述第一PN结的阳极与所述栅极连接，所述第一PN结的阴极通过所述第一电阻与所述源极共接。本发明解决了功率器件开关损耗过的技术问题。

技术领域

本发明属于半导体技术领域，特别是涉及一种低损耗半导体功率器件。

背景技术

功率器件包括功率IC和功率分立器件，功率分立器件则主要包括功率MOSFET、大功率晶体管和IGBT等半导体器件，功率器件几乎用于所有的电子制造业，所应用的产品包括计算机领域的笔记本、PC、服务器、显示器以及各种外设；网络通信领域的手机、电话以及其它各种终端和局端设备；消费电子领域的传统黑白家电和各种数码产品；工业控制类中的工业PC、各类仪器仪表和各类控制设备等。除了保证这些设备的正常运行以外，功率器件还能起到有效的节能作用。由于电子产品的需求以及能效要求的不断提高，中国功率器件市场一直保持较快的发展速度。

功率半导体器件是电力电子电路的重要组成部分，一个理想的功率半导体器件应该具有好的静态和动态特性，在截止状态时能承受高电压且漏电流要小，在导通状态时，能流过大电流和很低的管压降，在开关转换时，具有短的开、关时间；通态损耗、断态损耗和开关损耗均要小。同时能承受高的di/dt和du/dt以及具有全控功能。

现有的功率器件具有极快的开关特性，实现更高的功率转换效率，但在功率器件断开和闭合过程中，栅极易产生震荡，为了抑制这种震荡，通常在功率器件中串入电阻来减小震荡，但这导致整个功率器件的损耗增大。

发明内容

针对上述技术问题，本发明中提出了一种低损耗半导体功率器件，在栅极设置有分流电路，当栅电压震荡过大时，电压通过分流电路导流，避免栅电压震荡，同时降低了功率器件的损耗。

为了实现根据本发明的这些目的和其它优点，提供了一种低损耗半导体功率器件，包括：

第一导电型的衬底，其底端配置有MOS功率器件的漏极，所述衬底上端配置有第一导电型的外延层，所述第一导电型为N型，所述第二导电型为P型，所述第一区为所述第一PN结的阳极，所述第二区为所述第一PN结的阴极，所述第三区为所述第二PN结的阳极，所述第四区为所述第二PN结的阴极；

第二导电型的沟道，其间隔配置在所述外延层中，所述第一导电型为P型，所述第二导电型为N型，所述第二区为所述第一PN结的阳极，所述第一区为所述第一PN结的阴极，所述第四区为所述第二PN结的阳极，所述第三区为所述第二PN结的阴极；

第二导电型的体区，其配置在所述沟道和外延层上部，其中，所述体区至少覆盖在两个相邻所述沟道的上端形成相邻体区，所述体区内配置有第一导电型的源极，所述相邻体区之间的上端配置有栅极；

其中，所述沟道中至少存在两个未被所述体区覆盖的第一独立沟道和第二独立沟道，所述第一独立沟道上部配置有第一PN结，所述外延层上端绝缘配置有第一电阻，所述第一PN结的阳极与所述栅极连接，所述第一PN结的阴极通过所述第一电阻与所述源极共接，所述第一PN结至少为2个，每一个第一PN结独立配置在一个所述第一独立沟道中，每一个第一PN结的阳极与阳极并联、阴极与阴极并联。

优选的，所述外延层上端还绝缘配置有第二电阻，其与所述栅极导电连接。

优选的，所述第二独立沟道上部配置有第二PN结，所述第二电阻通过所述第二PN结与所述栅极导电连接，所述第二电阻与所述第二PN结的阳极连接，所述第二PN结的阴极与所述栅极连接。