[发明专利]一种基于FPGA的PCIe与SRIO总线桥接系统

说明书

本发明公开了一种基于FPGA的PCIe与SRIO总线桥接系统，其中，PCIe IP核用于与上游设备数据交互，将上游设备发来的数据包转换为AXI4总线事务，将内部的AXI4总线事务转换为PCIe数据包，发送给上游设备；SRIO IP核，用于与对端SRIO设备通信；SRIO主模式DMA传输控制器模块用于主动发起数据请求；SRIO从模式DMA传输控制器模块用于响应对端设备的数据请求；Microblaze处理器用于执行系统初始化配置以及数据传输的调度工作；数据缓存模块用于PCIe与SRIO总线进行数据交互过程中，对中间过程数据进行暂存。

技术领域

本发明涉及一种的PCIe总线与SRIO总线之间的桥接技术，特别设计一种基于现场可编程门阵列FPGA的PCIe与SRIO总线桥接系统。

背景技术

PCIe总线是目前在各类计算机中大规模应用的一种高速串行局部总线。作为连接Cache和主存储器的系统总线的延伸，其主要功能是连接外部设备。作为传统PCI总线的升级，PCIe在兼容PCI总线的同时，大大提升了数据传输速率与效率，更能有效地保证传输的可靠性。SRIO是一种面向嵌入式系统的高速串行互联总线，总线系统架构灵活，不局限于传统PC的树型架构，各处理单元之间能够对等通信。数据传输速度快，带宽利用效率高，系统的拓补结构更灵活。

在现有计算机系统中，可以通过桥接芯片，在其局部总线上挂接SRIO控制器，扩展出SRIO总线接口。现有的SRIO桥接芯片，TI公司的Tsi721PCIe-SRIO桥接芯片，价格昂贵，只能实现PCIe与SRIO的桥接，想扩展PC中其他接口功能还需要使用其他的芯片与板卡，这无疑增加了成本。

FPGA是一种可编程器件，接口极为灵活，通过编程可以在芯片上实现PCIe总线接口及SRIO总线接口与外界通信。相比于专用的协议芯片，其功能可以按照需求进行裁剪或扩展。可以用于实现两种总线之间的桥接功能，在满足性能要求的前提下，能够提高系统集成度，控制成本。

发明内容

本发明的目的在于提供一种基于FPGA实现的PCIe总线与SRIO总线之间的桥接系统，以解决上述现有技术的问题。

本发明一种基于FPGA的PCIe与SRIO总线桥接系统，其中，包括：PCIe总线IP核、SRIO总线IP核、Microblaze处理器模块、SRIO主模式DMA传输控制器模块、SRIO从模式DMA传输控制器模块、数据缓存模块以及BAR空间寄存器；该PCIe总线IP核用于与上游设备数据交互，将上游设备发来的数据包转换为AXI4总线事务，将内部的AXI4总线事务转换为PCIe数据包，发送给上游设备；SRIO总线IP核，用于与对端SRIO设备通信；SRIO主模式DMA传输控制器模块用于主动发起数据请求；SRIO从模式DMA传输控制器模块用于响应对端设备的数据请求；Microblaze处理器用于执行系统初始化配置以及数据传输的调度工作；数据缓存模块用于PCIe与SRIO总线进行数据交互过程中，对中间过程数据进行暂存；与对端SRIO设备进行数据交互时，PCIe总线IP核通过向BAR空间寄存器写入配置信息，通知Microblaze处理器模块用配置信息初始化SRIO主模式DMA传输控制器模块和SRIO从模式DMA传输控制器模块的参数，并启动与对端设备进行数据交互；与PCIe上游设备数据交互时，SRIO主模式DMA传输控制器模块和SRIO从模式DMA传输控制器模块对PCIe总线IP核发起AXI4总线DMA传输事务，PCIe总线IP核将AXI4总线事务转换为PCIe报文，与上游设备通信。