[发明专利]适用于双端SAR-ADC的DAC电容阵列及对应开关切换方法

说明书

本发明公开了一种适用于双端SAR‑ADC的DAC电容阵列及对应的开关切换方法，该电容阵列包括比较器和电容阵列，比较器的输入端P端和N端分别连接正输入Vip和负输入Vin，从正、负输入分别至P、N端依次设有第一最高位电容C1‑1、第二最高位电容C1‑2和非二进制电容阵列；所有电容的上极板均接到输入电平，第一最高位电容和第二最高位电容的下极板接GND，其余电容的下极板均接参考电平Vref。该电容阵列将最高位电容拆分为两部分，一部分作为新的最高位电容，一部分与原本的二进制电容阵列结合，形成非二进制电容阵列；对应的开关切换方法通过重复动作已经切换的电容，防止比较器的共模持续下降。

技术领域

本发明涉及双端SAR-ADC的电容阵列及开关切换方法，特别是涉及一种适用于双端SAR-ADC的DAC电容阵列及对应开关切换方法。

背景技术

对于SAR-ADC，最高位电容的建立最为困难，如果电容阵列建立不完全比较器就开始比较会得到错误的比较结果，并且由于二进制转换路径唯一，如果高位得到错误的结果，后续低位的转换不能对错误的结果予以补救，影响ADC的精度。如果给电容足够多的建立时间，则会影响ADC的速度。

发明内容

发明目的：为解决上述技术问题的不足，提供一种适用于双端SAR-ADC的DAC电容阵列及对应开关切换方法。

技术方案：一种适用于双端SAR-ADC的DAC电容阵列，包括比较器、最高位电容C1及非二进制电容阵列；

所述最高位电容C1包括第一最高位电容C1-1和第二最高位电容C1-2，所述非二进制电容阵列包括次高位电容C2、第三位电容C3、第四位电容C4与低位电容阵列；所述非二进制电容阵列中每位电容大小为2ⁱ或多个2ⁱ之和，i为自然数；且，最高位电容C1大于次高位电容C2；所述第一最高位电容C1-1的大小权重与次高位电容C2的大小权重相等，第二最高位电容C1-2的大小权重与第三位电容C3的大小权重相等；

所述比较器包括正输入端P端和负输入端N端，P端通过采样开关连接至正输入Vip，N端通过采样开关连接至负输入Vin；

沿正输入Vip至P端和负输入Vin至N端，均依次设有第一最高位电容C1-1、第二最高位电容C1-2和非二进制电容阵列；其中，所有电容的上极板均连接至输入电平，第一最高位电容C1-1和第二最高位电容C1-2的下极板接GND，非二进制电容阵列的下极板均接参考电平Vref。

根据本发明的一个实施例，所述低位电容阵列包括第五位电容C5、第六位电容C6、第七位电容C7、第八位电容C8、第九位电容C9和第十位电容C10。

一种设计所述电容阵列的方法，原来的电容阵列包括原最高位电容X1和二进制电容阵列，所述二进制电容阵列包括原次高位电容X2、原第三位电容X3、原第四位电容X4以及原低位电容阵列，其新的电容阵列的设计方法包括以下步骤：

(1)将原最高位电容X1拆分成两部分，一部分为Y1，另一部分为Y2，其中Y1大于次高位电容X2，且大于2/3X1；

(2)将Y1设为新的最高位电容C1，其包括新的第一最高位电容C1-1和第二最高位电容C1-2，将Y2拆分成N份，其中N为原二进制电容阵列中电容的个数，第一份至第N份分别表示为Z1，…，ZN，且Zi等于2^j或多个2^j之和，其中i和j均为自然数；

(3)将Z1，…ZN分别与原二进制电容阵列的原第三位至第N+2位电容结合，形成的新的第三位至第N+2位电容分别为C3，…C(N+2)，原次高位电容X2位新的次高位电容C2，其与新的第三位至第N+2位电容一起形成非二进制电容阵列。

一种采用所述电容阵列的开关切换方法，包括以下步骤：

(1)进行采样和第一次比较；