[发明专利]适用于双端SAR-ADC的DAC电容阵列及对应开关切换方法

权利要求书

1.一种适用于双端SAR-ADC的DAC电容阵列的设计方法，其特征在于，该DAC电容阵列包括比较器、最高位电容C1及非二进制电容阵列；

所述最高位电容C1包括第一最高位电容C1-1和第二最高位电容C1-2，所述非二进制电容阵列包括次高位电容C2、第三位电容C3、第四位电容C4与低位电容阵列；所述非二进制电容阵列中每位电容大小为2ⁱ或多个2ⁱ之和，i为自然数；且，最高位电容C1大于次高位电容C2；所述第一最高位电容C1-1的大小权重与次高位电容C2的大小权重相等，第二最高位电容C1-2的大小权重与第三位电容C3的大小权重相等；

所述比较器包括正输入端P端和负输入端N端，P端通过采样开关连接至正输入Vip，N端通过采样开关连接至负输入Vin；

沿正输入Vip至P端和负输入Vin至N端，均依次设有第一最高位电容C1-1、第二最高位电容C1-2和非二进制电容阵列；其中，所有电容的上极板均连接至输入电平，第一最高位电容C1-1和第二最高位电容C1-2的下极板接GND，非二进制电容阵列的下极板均接参考电平Vref；

其设计方法具体为：

原来的电容阵列包括原最高位电容X1和二进制电容阵列，所述二进制电容阵列包括原次高位电容X2、原第三位电容X3、原第四位电容X4以及原低位电容阵列，其新的电容阵列的设计方法包括以下步骤：

(1)将原最高位电容X1拆分成两部分，一部分为Y1，另一部分为Y2，其中Y1大于次高位电容X2，且大于2/3X1；

(2)将Y1设为新的最高位电容C1，其包括新的第一最高位电容C1-1和第二最高位电容C1-2，将Y2拆分成N份，其中N为原二进制电容阵列中电容的个数，第一份至第N份分别表示为Z1，…，ZN，且Zi等于2^j或多个2^j之和，其中i和j均为自然数；

(3)将Z1，…，ZN分别与原二进制电容阵列的原第三位至第N+2位电容结合，形成的新的第三位至第N+2位电容分别为C3，…，C(N+2)，原次高位电容X2位新的次高位电容C2，其与新的第三位至第N+2位电容一起形成非二进制电容阵列。

2.根据权利要求1所述的一种适用于双端SAR-ADC的DAC电容阵列的设计方法，其特征在于，所述低位电容阵列包括第五位电容C5、第六位电容C6、第七位电容C7、第八位电容C8、第九位电容C9和第十位电容C10。

3.一种采用适用于双端SAR-ADC的DAC电容阵列的开关切换方法，其特征在于，该DAC电容阵列包括比较器、最高位电容C1及非二进制电容阵列；

所述最高位电容C1包括第一最高位电容C1-1和第二最高位电容C1-2，所述非二进制电容阵列包括次高位电容C2、第三位电容C3、第四位电容C4与低位电容阵列；所述非二进制电容阵列中每位电容大小为2ⁱ或多个2ⁱ之和，i为自然数；且，最高位电容C1大于次高位电容C2；所述第一最高位电容C1-1的大小权重与次高位电容C2的大小权重相等，第二最高位电容C1-2的大小权重与第三位电容C3的大小权重相等；

所述比较器包括正输入端P端和负输入端N端，P端通过采样开关连接至正输入Vip，N端通过采样开关连接至负输入Vin；

沿正输入Vip至P端和负输入Vin至N端，均依次设有第一最高位电容C1-1、第二最高位电容C1-2和非二进制电容阵列；其中，所有电容的上极板均连接至输入电平，第一最高位电容C1-1和第二最高位电容C1-2的下极板接GND，非二进制电容阵列的下极板均接参考电平Vref；

开关切换方法包括以下步骤：

(1)进行采样和第一次比较；

(2)第二次比较和开关切换；

(3)第三次比较和开关切换；

(4)第i次比较和第i位电容切换，其中，i为大于3的正整数；

(5)将得到的数字码进行数字误差校准。

4.根据权利要求3所述的一种开关切换方法，其特征在于，所述低位电容阵列包括第五位电容C5、第六位电容C6、第七位电容C7、第八位电容C8、第九位电容C9和第十位电容C10。