[发明专利]电缓冲NV-DIMM和其使用方法

权利要求书

1.一种存储系统，其包括：

多个非易失性存储器装置；

与所述多个非易失性存储器装置进行通信的控制器，其中所述控制器被配置为：

从主机接收读取命令；

响应于接收来自所述主机的所述读取命令，从所述多个非易失性存储器装置读取数据；

执行从所述主机的角度看具有未确定的持续时间的操作；

在所述操作已被执行后，将就绪信号发送到所述主机；

从所述主机接收发送命令；以及

响应于接收来自所述主机的所述发送命令，将所述数据发送到所述主机；

多个数据缓冲器，其与所述控制器进行通信并且被配置为存储在所述控制器与所述主机之间发送的数据；以及

命令和地址缓冲器，其被配置为存储从所述主机发送的命令和地址，其中所述命令和地址缓冲器进一步被配置为使进入和离开所述多个数据缓冲器的数据流同步。

2.根据权利要求1所述的存储系统，其中读取和/或写入命令与标识符相关联，因此所述读取和/或写入命令能够以与从所述主机接收所述读取和/或写入命令的顺序不同的顺序被处理。

3.根据权利要求1所述的存储系统，其中所述命令和地址缓冲器包括寄存时钟驱动器。

4.根据权利要求1所述的存储系统，其中所述多个数据缓冲器包括随机存取存储器。

5.根据权利要求1所述的存储系统，其中所述命令和地址缓冲器进一步被配置为改变从所述主机接收到的时钟的频率。

6.根据权利要求1所述的存储系统，其中所述命令和地址缓冲器进一步被配置为执行带宽转换。

7.根据权利要求1所述的存储系统，其中所述存储系统的物理层和命令层被配置为与DRAM DIMM通信协议兼容。

8.根据权利要求7所述的存储系统，其中所述存储系统的物理层和命令层被配置为与下列中的一个或多个兼容：无缓冲DIMM(UDIMM)、寄存DIMM(RDIMM)以及负载减少的DIMM(LRDIMM)。

9.根据权利要求1所述的存储系统，其中所述数据在时间延迟后被发送到所述主机，并且其中基于与所述主机一起使用的通信协议来选择所述时间延迟。

10.根据权利要求1所述的存储系统，其中所述控制器被配置为使用时钟-数据并行接口与所述主机进行通信。

11.根据权利要求10所述的存储系统，其中所述时钟-数据并行接口包括双数据速率接口即DDR接口。

12.根据权利要求1所述的存储系统，其中所述多个非易失性存储器装置中的至少一个包括三维存储器。

13.一种存储系统，其包括：

多个非易失性存储器装置；

与所述多个非易失性存储器装置进行通信的控制器，其中所述控制器被配置为：

从主机接收写入命令，其中所述主机仅允许由所述主机中的写入计数器跟踪的一定数目的未完成写入命令；

执行从所述主机的角度看具有未确定的持续时间的操作；

将数据写入到所述多个非易失性存储器装置；以及

在所述数据已被写入之后，将写入计数器增加信号发送到所述主机；

多个数据缓冲器，其与所述控制器进行通信并且被配置为存储在所述控制器与所述主机之间发送的数据；以及

命令和地址缓冲器，其被配置为存储从所述主机发送的命令和地址，其中所述命令和地址缓冲器进一步被配置为使进入和离开所述多个数据缓冲器的数据流同步。

14.根据权利要求13所述的存储系统，其中读取和/或写入命令与标识符相关联，因此所述读取和/或写入命令能够以与从所述主机接收所述读取和/或写入命令的顺序不同的顺序被处理。