[发明专利]基于不同高度铜柱的三维封装结构及其制造方法

说明书

技术领域

本发明涉及半导体封装领域，尤其涉及PCB基板的三维封装结构及其制 造方法。

背景技术

随着集成电路工艺的发展，除了对器件本身提出的高速、低功耗、高可靠 性的性能要求之外，为了进一步满足电子产品越来越向小型化、智能化以及集 成化方向发展，对芯片的封装提出了更高的挑战，传统封装在封装尺寸、信号 阻抗等很多方面已经不能满足高性能芯片封装的要求。

在传统封装中，封装的互连一般采用PCB板布线结合与芯片间的引线键 合等技术实现，引线键合的引线布局和塑封尺寸要远大于芯片本身的尺寸，其 封装体积较大，同时引线长度结合PCB板的布线较长导致信号的阻抗较大， 会有较明显的信号延迟问题。为了解决这些问题，目前比较通用的做法是应用 三维系统级封装(3D SIP)集成技术来减小封装尺寸和互连的阻抗，从而提升 器件的整体电性能。而三维系统级封装，无论是晶圆级封装(WLCSP)还是 Fan-out封装，通常需要在有带硅通孔(TSV)的转接板情况下，实现不同功能 芯片的三维互联互通。

带硅通孔(TSV)的转接板制作难度较大，成本较高。首先，制造TSV 通孔需要有比较先进的高成本设备，如激光通孔设备或深反应离子刻蚀设备， 硅通孔绝缘层、阻挡层、种子层沉积设备、硅通孔填充设备等；其次，制造 TSV通孔的工艺复杂，难度较高，如高深宽比的硅直通孔刻蚀需要用到博世工 艺，通孔的绝缘层、阻挡层、种子层沉积需要做到较好的台阶覆盖率和厚度均 匀性。这些难度和成本对于前道晶圆制造工厂或者凸点(Bumping)生产线相 对较容易克服，但对于晶圆封装厂而言，生产成本过高、难度过大。

由于封装厂常规的引线键合封装形式无法实现芯片小封装尺寸和低信号 延迟的封装要求，同时，鉴于带硅通孔的转接板三维封装形式对封装厂来说成 本过高、难度过大，因此需要一种基于封装厂现有设备和工艺的新型封装结构 来克服以上问题。

发明内容

针对现有技术中存在的问题，本发明的一个实施例提供一种基于不同高度 铜柱的三维封装结构，包括：封装基板；位于封装基板第一表面的外接焊球； 至少两层位于封装基板内部和或表面的电路，及至少一层层间通孔；位于封装 基板第二表面的第一焊盘和第二焊盘；位于第一焊盘上的第一铜柱，及位于第 二焊盘上的第二铜柱；连接于第一铜柱上的第一芯片焊接结构和第一芯片，及 连接于第二铜柱上的第二芯片焊接结构和第二芯片；其中，所述第二铜柱高于 第一铜柱，第一芯片至少部分的位于第二芯片的焊接面与封装基板之间，从而 使第一芯片和第二芯片在封装基板上形成三维封装结构。

在本发明的实施例中，第二铜柱的高度不小于所述第一铜柱高度与所述第 一芯片厚度以及所述第一芯片焊接结构高度之和。

在本发明的实施例中，第一铜柱的高度为30微米至80微米。

在本发明的实施例中，第二铜柱的高度为130微米至300微米。

在本发明的实施例中，第一铜柱收纳在第一芯片的平面尺寸以内，所述第 二铜柱收纳在第二芯片的平面尺寸以内，且位于第一芯片的平面尺寸以外。

本发明的另一个实施例提供一种制造基于不同高度铜柱的三维封装结构 的方法，包括：在封装基板的第一焊盘位置制作第一铜柱；在封装基板的第二 焊盘位置制作第二铜柱；通过第一铜柱焊接第一芯片至封装基板；通过第二铜 柱焊接第二芯片至封装基板。

在本发明的另一个实施例中，制作第一铜柱的步骤包括沉积电镀种子层、 光刻形成第一铜柱电镀掩膜、电镀第一铜柱和去除第一铜柱电镀掩膜。

在本发明的另一个实施例中，制作第二铜柱的步骤包括光刻形成第二铜柱 电镀掩膜、电镀第二铜柱、去除第二铜柱电镀掩膜以及去除电镀种子层。

在本发明的另一个实施例中，制作所述第二铜柱的电镀掩膜的方法为超厚 负胶光刻、多次光刻，或LIGA技术。

本发明公开的三维封装结构无需常规三维封装所需的带硅通孔(TSV)的 转接板，具有相对于引线键合更小的封装面积和体积，相对于引线键合更小的 连接电阻，降低信号延迟，因此与TSV转接板三维封装结构相比，具有显著 的成本优势。

附图说明

为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图 来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明 的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了， 相同或相应的部件将用相同或类似的标记表示。

图1示出的是本发明一个实施例的不同高度铜柱的三维封装结构剖面示 意图。