[发明专利]电压供给电路以及半导体存储装置

权利要求书

1.一种电压供给电路，基于电源电压来生成输出电压并输出，其特征在于，具有：

降压电路，对所述电源电压进行降压，生成具有比所述电源电压的电压值低的固定的电压值的降压电压；以及

升压电路，对所述降压电压进行升压，生成具有比所述电源电压的电压值高的电压值的电压来作为所述输出电压。

2.根据权利要求1所述的电压供给电路，其特征在于，

所述电源电压具有规定的最小电压值至规定的最大电压值的范围内的电压值，

所述降压电压具有所述最小电压值以下的固定电压值。

3.根据权利要求1或2所述的电压供给电路，其特征在于，

所述升压电路包含：

晶体管组，使将自身的栅极端和源极端彼此连接的第一~第k晶体管级联连接，其中，k为2以上的整数；

电压供给晶体管，将所述降压电压向所述第一晶体管的源极端供给；以及

第一~第k电容元件，根据具有与所述降压电压对应的振幅的时钟信号对所述第一~第k晶体管之中的第奇数号晶体管各自的源极端和栅极端的电压进行升压，并且，根据使所述时钟信号的相位反相后的反相时钟信号对所述第一~第k晶体管之中的第偶数号晶体管各自的源极端和栅极端的电压进行升压，

将所述第k晶体管的漏极端的电压作为所述输出电压输出。

4.根据权利要求3所述的电压供给电路，其特征在于，具有控制电路，所述控制电路在所述输出电压的电压值为不足规定的基准电压的情况下，生成交替地重复逻辑电平0的状态和逻辑电平1的状态的信号来作为所述时钟信号，另一方面，在所述输出电压的电压值为所述基准电压以上的情况下，停止所述时钟信号的生成。

5.一种半导体存储装置，包含：

存储器单元阵列，包含多个存储器单元；

存储器驱动部，在数据写入时将写入电压向所述存储器单元阵列供给；以及

电压供给电路，基于电源电压来生成输出电压，将所述输出电压作为所述写入电压向所述存储器驱动部供给，

所述半导体存储装置的特征在于，

所述电压供给电路具有：

降压电路，对所述电源电压进行降压，生成具有比所述电源电压的电压值低的固定的电压值的降压电压；以及

升压电路，对所述降压电压进行升压，生成具有比所述电源电压的电压值高的电压值的电压来作为所述输出电压。

6.根据权利要求5所述的半导体存储装置，其特征在于，

所述电源电压具有规定的最小电压值至规定的最大电压值的范围内的电压值，

所述降压电压具有所述最小电压值以下的固定电压值。

7.根据权利要求5或6所述的半导体存储装置，其特征在于，

所述升压电路包含：

晶体管组，使将自身的栅极端和源极端彼此连接的第一~第k晶体管级联连接，其中，k为2以上的整数；

电压供给晶体管，将所述降压电压向所述第一晶体管的源极端供给；以及

第一~第k电容元件，根据具有与所述降压电压对应的振幅的时钟信号对所述第一~第k晶体管之中的第奇数号晶体管各自的源极端和栅极端的电压进行升压，并且，根据使所述时钟信号的相位反相后的反相时钟信号对所述第一~第k晶体管之中的第偶数号晶体管各自的源极端和栅极端的电压进行升压，

将所述第k晶体管的漏极端的电压作为所述输出电压输出。

8.根据权利要求7所述的半导体存储装置，其特征在于，具有控制电路，所述控制电路在所述输出电压的电压值为不足规定的基准电压的情况下，生成交替地重复逻辑电平0的状态和逻辑电平1的状态的信号来作为所述时钟信号，另一方面，在所述输出电压的电压值为所述基准电压以上的情况下或在所述数据写入时以外时，停止所述时钟信号的生成。