[发明专利]抗辐射Sence‑Switch型nFLASH开关单元结构及其制备方法

说明书

技术领域

本发明涉及一种开关单元结构及其制备方法，尤其是一种抗辐射Sence-Swtich型nFLASH开关单元结构及其制备方法，具体地说是适用于抗辐射逻辑器件(FPGA/CPLD)以及SOC集成电路的nFLASH开关单元结构及其制备方法，属于微电子集成电路的技术领域。

背景技术

抗辐射FLASH开关单元是实现抗辐射可重构的FLASH型可编程逻辑器件的内核基本组成单元，与SRAM和反熔丝相比，其性能介于二者之间，而且其抗辐射FLASH型FPGA工艺技术是继反熔丝FPGA工艺技术的下一代主流技术，其军事应用领域主要是航天和航空领域，包括基于海、陆、空的军用系统、雷达、指挥与控制，以及导航系统，这主要得益于FLASH型FPGA电路的诸多优势，如非易失、可重构性、低功耗、高密度、上电即运行、高安全性、固件错误(Firm-error)免疫性等。基于Flash技术的FPGA不仅唯一具有ASIC的特征，而且其高安全性、高可靠性、低功耗等特点正是满足我们对于未来FPGA的需求，在计算机、通信、汽车、卫星以及航空航天等领域显示出产品强大的应用前景。

浮栅型nFLASH基本单元抗辐射加固技术难点在于总剂量加固，其受总剂量辐射损伤主要表现为擦/写阈值窗口变窄、场边缘漏电引起源漏漏电及器件之间漏电，前者因总剂量电离效应引起编程态电子发射、擦除态空穴注入导致浮栅电荷损失，后者因总剂量电离效应引起场区SiO₂介质层俘获陷阱电荷导致p衬底场边缘的反型阈值电压降低。

Sence-Switch型FLASH开关单元结构由两个共浮栅型FLASH基本单元构成，依赖于编程/擦除管控制共享电荷量来实现信号管传输的“开”、“关”态。目前，该结构主要基于体硅CMOS工艺集成，具有工艺简单、集成度高等优点，但因该结构中信号传输管的栅氧与编程/擦除管的隧道氧化层共用同一膜层，其厚度约在信号传输过程中易对共浮栅上存储的电荷产生干扰，即“开”态:热电子注入效应引起浮栅电荷增加，而产生弱编程状态，使得“开”态驱动能力下降或者“开”态变为“关”态，逻辑单元的状态失效。同时，其结构单元的抗总剂量辐射能力、抗单粒子闩锁能力方面依然存在其局限性，难以满足深空环境条件下的应用需求，其结构上易受到总剂量电离效应影响引起浮栅电荷损失薄弱区是STI边缘处浮栅多晶尖角区，该STI边缘的浮栅尖角效应易引起局部区越的电场加强，易产生浮栅电荷流失的通道，进而影响其总剂量抗辐射能力和可靠性。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种抗辐射Sence-Switch型nFLASH开关单元结构及其制备方法，其结构紧凑，能有效降低应力条件下电荷隧穿效应，增强抗总剂量辐射能力，有效提高抗单粒子闩锁能力，与现有工艺兼容，工艺简单，安全可靠。

按照本发明提供的技术方案，所述抗辐射Sence-Switch型nFLASH开关单元结构，nFLASH开关单元包括制备于同一SOI衬底上的编程/擦除MOS管T1以及信号传输MOS管T2，所述SOI衬底的顶层硅膜内设有P阱；所述编程/擦除MOS管T1的编程/擦除管有源区、信号传输MOS管T2的信号传输管有源区均位于P阱内，并通过P阱内的有源区隔离体隔离；

在编程/擦除管有源区内设有编程/擦除管N+漏区以及编程/擦除管N+源区，在信号传输管有源区内设有信号传输管N+漏区以及信号传输管N+源区；

在信号传输管有源区、编程/擦除管有源区上设置HTO介质层，所述HTO介质层还覆盖于有源区隔离体以及编程/擦除管有源区上，编程/擦除管有源区上的HTO层内具有贯通所述HOT层的隧道孔，在所述隧道孔内填充隧道氧化层，所述隧道氧化层直接支撑于编程/擦除管有源区上；信号传输管N+漏区、信号传输管N+源区分别位于HTO介质层的两侧，编程/擦除管N+漏区、编程/擦除管N+源区分别位于HTO介质层的两侧；

在信号传输管有源区、编程/擦除管有源区的上方设置浮栅多晶层，所述浮栅多晶层覆盖于上述HTO介质层以及隧道氧化层上，在浮栅多晶层上覆盖有ONO介质层，在所述ONO介质层上覆盖有控制栅多晶层；在信号传输管有源区、编程/擦除管有源区上还设有侧墙，所述侧墙覆盖HOT介质层、浮栅多晶层、ONO介质层以及控制栅多晶层对应的外侧壁，且侧墙分别与信号传输管N+漏区、信号传输管N+源区、编程/擦除管N+漏区以及编程/擦除管N+源区相应的区域交叠；