[发明专利]锁相回路和分频器

说明书

本发明提供了一种锁相回路和分频器。上述锁相回路中包括差异积分调制器、译码器以及分频器。上述译码器耦接上述差异积分调制器，以及产生中间分频比的整数位以及中间分频比的小数位。上述分频器耦接上述译码器，以接收上述中间分频比的整数位和上述中间分频比的小数位。上述分频器根据控制信号切换至整数分频模式或小数分频模式。

技术领域

本发明主要涉及一锁相回路技术，特别涉及藉由切换至小数分频器以降低差异积分调制器(Delta-Sigma Modulator，DSM)所引入的量化噪声的锁相回路技术。

背景技术

锁相回路(phase locked loop，PLL)电路是一种反馈控制系统，且其普遍地使用在集成电路以及电子装置中。锁相回路主要功能是改变压控振荡器的振荡频率，使反馈信号去追踪参考信号的相位，以使得反馈信号能够和参考信号达成频率和相位的同步。

图1是显示传统的锁相回路100的方块图。如图1所示，传统的锁相回路100中可包括了鉴频鉴相器(Phase Frequency Detector，PFD)110、电荷泵(Charge Pump，CP)120、环路滤波器(Loop Filter，LF)130、压控振荡器(Voltage Control Oscillator，VCO)140、差异积分调制器(Delta-Sigma Modulator，DSM)150以及分频器(Frequency Divider)160。

如图1所示，传统的锁相回路会加入差异积分调制器。差异积分调制器的作用是以较高的速率进行采样，根据该差异积分调制器的类型输出在某一区间内变化的数字输出值，以该变化的数字输出值作为整数分频器的分频比输入信号，一次一次地进行整数分频，经过积累使时钟信号FBCLK趋近于锁相回路的输入时钟信号FIN。差异积分调制器还将量化噪声推向高频，使其容易被低通滤波器所过滤，但由于整数分频器本身具有一定的低通特性，所以一般不再另外利用低通滤波器处理高频的量化噪声，故而使用差异积分调制器的锁相回路仍然存在大量的量化噪声，影响锁相回路的效能。

发明内容

有鉴于上述现有技术的问题，本发明提供了藉由切换至小数分频器以降低差异积分调制器所引入的量化噪声的锁相回路和降低量化噪声的方法。

根据本发明的一实施例提供了一种锁相回路。上述锁相回路中包括差异积分调制器、译码器以及分频器。上述译码器耦接上述差异积分调制器，以及产生中间分频比的整数位以及中间分频比的小数位。上述分频器耦接上述译码器，以接收上述中间分频比的整数位和上述中间分频比的小数位。上述分频器根据控制信号切换至整数分频模式或小数分频模式。

根据本发明一些实施例，上述译码器包括第一译码器和第二译码器。第一译码器耦接上述差异积分调制器，且产生上述差异积分调制器的输入信号。第二译码器耦接上述差异积分调制器、接收上述差异积分调制器的输出信号，以及产生上述中间分频比的整数位和上述中间分频比的小数位。根据本发明一些实施例，第一译码器具乘法电路，以及上述第二译码器具有除法电路。

根据本发明一些实施例，上述分频器包括整数分频器以及分频器时钟产生电路。整数分频器接收上述中间分频比的整数位。分频器时钟产生电路接收上述中间分频比的小数位，以及上述控制信号。

本发明的一实施例提供了一种分频器。上述分频器包括整数分频器以及分频器时钟产生电路。整数分频器接收中间分频比的整数位。分频器时钟产生电路耦接至上述整数分频器，以及接收中间分频比的小数位和控制信号。

本发明的一实施例提供了一种降低量化噪声的方法。上述降低量化噪声的方法适用于锁相回路。上述降低量化噪声的方法的步骤包括，藉由第一译码器产生差异积分调制器的输入信号；藉由第二译码器接收上述差异积分调制器的输出信号，以产生中间分频比的整数位和中间分频比的小数位；传送上述中间分频比的整数位和上述中间分频比的小数位至分频器；以及根据控制信号，决定上述分频器切换至整数分频模式或小数分频模式。