[发明专利]半导体管芯切割方法

说明书

背景技术

1.技术领域

本文件的各方面总体上涉及切割半导体管芯的方法。

2.背景技术

半导体管芯(芯片)包含电子电路，并且通常在硅晶圆上同时制造。在晶圆加工之后，管芯需要彼此分离，以便它们可以送去进行额外的半导体封装加工，或者被包含在电子设备中。传统的切割技术涉及使用锯片。锯切通常分两个步骤完成：先用较宽的第一锯片切割，然后用较窄的第二锯片切割完全切开晶圆的整个厚度。

发明内容

切割多个管芯的第一方法的实施方式可包括：提供半导体晶圆，所述半导体晶圆包括位于其第一面上的多个管芯，其中所述多个管芯包括期望的厚度。所述方法可以包括从所述半导体晶圆的所述第一面将多个沟槽蚀刻到所述半导体晶圆中，其中所述多个沟槽位于所述多个管芯的周边附近。所述多个沟槽的深度可以大于所述多个管芯的所述期望的厚度。所述方法可还包括将所述半导体晶圆的所述第一面安装到带上，减薄所述半导体晶圆的第二面，在减薄所述第二面的同时暴露所述多个沟槽，以及通过暴露所述多个沟槽来切割所述多个管芯。

切割多个管芯的第一方法的实施方式可包括以下各项中的一者、全部或任一者：

该方法可还包括从带上拾取所述多个管芯。

该方法可还包括翻转所述多个管芯以将它们从带转移到拾取带。

蚀刻所述多个沟槽可还包括使用钝化材料、金属材料、光刻掩模、临时膜、荫罩掩模(shadow masking)及其任意组合来限定所述多个沟槽的图案。

该半导体晶圆可包括硅，并且蚀刻所述多个沟槽可还包括使用波希(Bosch)深反应离子蚀刻(DRIE)工艺。

该方法可还包括在蚀刻所述多个沟槽之后执行以下中的一项：在所述多个管芯上形成多个凸块；测试所述多个管芯中的一个或多个；探查所述多个管芯中的一个或多个；将存储器数据添加到所述多个管芯中的一个或多个；在所述多个管芯中的一个或多个的表面上形成可焊接表面，或其任意组合。

切割多个管芯的第二方法的实施方式可包括：提供半导体晶圆，所述半导体晶圆包括位于其第一面上的多个管芯，其中所述多个管芯包括期望的厚度。该方法可还包括：从半导体晶圆的第一面上将多个沟槽蚀刻到半导体晶圆中，其中所述多个沟槽位于所述多个管芯的周边附近并且所述多个沟槽的深度大于所述多个管芯的期望的厚度；该方法可还包括：将半导体晶圆的第一面安装到背磨带上，将半导体晶圆的第二面减薄到半导体晶圆第二面与多个沟槽的深度之间的预定的距离，以及从背磨带卸下半导体晶圆的第一面。该方法可还包括：将半导体晶圆的第一面安装到拾取带上，以及对该半导体晶圆的第二面的蚀刻或研磨中的一者，以暴露所述多个沟槽。该方法可包括通过暴露所述多个沟槽来切割所述多个管芯。

切割所述多个管芯的第二方法的实施方式可包括以下各项中的一者、全部或任一者：

蚀刻所述多个沟槽可还包括使用钝化材料、金属材料、光刻掩模、临时膜、荫罩掩模及其任意组合来限定所述多个沟槽的图案。

该半导体晶圆可包括硅，并且蚀刻所述多个沟槽可还包括使用波希DRIE工艺。

该方法可还包括在蚀刻所述多个沟槽之后执行以下中的一项：在所述多个管芯上形成多个凸块；测试所述多个管芯中的一个或多个；探查所述多个管芯中的一个或多个；将存储器数据添加到所述多个管芯中的一个或多个；在所述多个管芯中的一个或多个的表面上形成可焊接表面，或其任意组合。

蚀刻半导体晶圆的第二面以暴露所述多个沟槽可还包括：使用等离子蚀刻、湿法蚀刻或其任意组合进行蚀刻。

将半导体晶圆的第二面减薄至预定的距离可还包括使用Taiko研磨工艺。

切割多个管芯的第三方法的实施方式可包括：提供半导体晶圆，该半导体晶圆包括位于其第一面上的多个管芯，其中所述多个管芯包括期望的厚度。该方法可还包括：从半导体晶圆的第一面上将多个沟槽蚀刻到半导体晶圆中，其中所述多个沟槽位于所述多个管芯的周边附近并且所述多个沟槽的深度大于所述多个管芯的期望的厚度。该方法可还包括将半导体晶圆的第一面安装到背磨带上，将该半导体晶圆的第二面安装到拾取带上，以及从该半导体晶圆的第一面，蚀刻穿过该半导体晶圆的第二面与所述多个沟槽的深度之间的预定的距离以切割多个管芯。

切割多个管芯的第三方法的实施方式可包括以下各项中的一者、全部或任一者：

蚀刻所述多个沟槽可还包括使用钝化材料、金属材料、光刻掩模、临时膜、荫罩掩模及其任意组合来限定所述多个沟槽的图案。