[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，包括：形成衬底、鳍部、隔离层，且隔离层表面低于鳍部的顶部表面，位于延伸方向相邻鳍部之间的隔离层为第一隔离层，位于垂直鳍部延伸方向相邻鳍部之间的隔离层为第二隔离层；在鳍部之间形成牺牲层，去除部分位于所述第一隔离层上的牺牲层露出所述隔离层，形成凹槽；在所述凹槽内形成介质层，所述介质层与位于所述介质层下方的第一隔离层构成第一隔离结构；去除剩余所述牺牲层；所述第二隔离层用于构成第二隔离结构。由于采用填充的方式在凹槽中形成介质层，使得所述介质层与其两侧的鳍部结合紧密，扩大了后续形成伪栅结构的工艺窗口，从而提高了所述伪栅结构的稳定性。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高元件密度以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越小，这容易使栅极对沟道电流的控制能力变弱，从而产生短沟道效应，进而影响半导体器件的电学性能。

为了克服晶体管的短沟道体效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多面栅器件，即栅极结构可以从不同面对鳍部控制。

随着半导体器件尺寸的不断缩小，相邻鳍部之间的距离随之减小，造成形成半导体结构工艺难度增大，工艺流程复杂。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，简化了工艺流程，提高鳍式场效应晶体管的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：形成衬底，所述衬底上具有多个分立的鳍部，所述多个鳍部呈阵列排布；在所述鳍部之间形成隔离层，所述隔离层表面低于鳍部的顶部表面，位于延伸方向相邻鳍部之间的隔离层为第一隔离层，位于垂直鳍部延伸方向相邻鳍部之间的隔离层为第二隔离层；在所述鳍部之间形成牺牲层，所述牺牲层表面与所述鳍部表面齐平，位于所述第一隔离层上的牺牲层为第一牺牲层，位于所述第二隔离层上的牺牲层为第二牺牲层；去除部分所述第一牺牲层露出所述隔离层，形成凹槽；在所述凹槽内形成介质层，所述介质层与位于所述介质层下方的第一隔离层构成第一隔离结构；去除剩余所述牺牲层；所述第二隔离层用于构成第二隔离结构。

可选的，所述牺牲层的材料是非晶硅或氮化硅或者单晶硅。

可选的，所述第一牺牲层的厚度在500埃～3000埃的范围内。

可选的，去除部分所述第一牺牲层露出所述隔离层，形成凹槽的步骤包括：采用干法刻蚀去除所述第一牺牲层。

可选的，所述介质层的材料是氧化硅。

可选的，在所述凹槽内形成所述介质层采用的工艺方法为流体化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)，工艺参数如下：温度在30℃～90℃的范围内，气体成分包括：N(SIH3)3，NH3，O2，气压在0.01Torr～10Torr的范围内，体积流量在20sccm～10000sccm的范围内。

可选的，在形成所述隔离层之后，在形成所述牺牲层之前，所述形成方法还包括：在所述鳍部侧壁、所述第一隔离层及所述第二隔离层上形成阻挡层。

可选的，所述阻挡层的材料包括氧化硅或氮化硅。

可选的，所述阻挡层的厚度在15埃～50埃的范围内。

可选的，形成阻挡层的步骤中，采用的工艺方法为原子层沉积法(Atomic layerdeposition,ALD)，工艺条件包括：有机硅前驱体，温度在80℃～300℃的范围内，压强在5mTorr～20Torr的范围内。