[发明专利]一种处理器

权利要求书

1.一种处理器，其特征在于包括：指令队列存储区、配置信息存储区、译码控制单元、显式译码器、隐式译码器和备份译码器；

所述指令队列存储区用于存储待译码的指令队列；

所述配置信息存储区用于存储配置信息，所述配置信息中包括译码约束信息；

所述译码控制单元用于根据所述配置信息存储区中的译码约束信息将所述指令队列中的指令分配给所述显式译码器或所述隐式译码器进行译码；

所述译码控制单元还用于根据所述配置信息存储区中的译码约束信息将所述指令队列中既未分配给所述显式译码器也未分配给所述隐式译码器的指令分配给所述备份译码器进行译码；

所述处理器还包括：显式指令寄存器、隐式指令寄存器和备份指令寄存器；

所述译码控制单元用于根据所述配置信息存储区中的译码约束信息将所述指令队列中的指令分配至所述显式指令寄存器、所述隐式指令寄存器或所述备份指令寄存器；

所述显式译码器用于对所述显式指令寄存器中的指令进行译码；

所述隐式译码器用于对所述隐式指令寄存器中的指令进行译码；

所述备份译码器用于对所述备份指令寄存器中的指令进行译码；

所述译码控制单元还用于根据所述配置信息存储区中的译码约束信息，对所述显式指令寄存器中的多条指令进行宏加工得到宏指令，对所述隐式指令寄存器中的多条指令进行宏加工得到宏指令，和/或，对所述备份指令寄存器中的多条指令进行宏加工得到宏指令；

所述显式译码器用于对所述显式指令寄存器中的宏指令进行译码；

所述隐式译码器用于对所述隐式指令寄存器中的宏指令进行译码；

所述备份译码器用于对所述备份指令寄存器中的宏指令进行译码；

所述译码控制单元是根据所述配置信息存储区中存储的译码约束信息的指示将指令队列中待译码的指令中指示算法或操作中的完整目标的指令分配至显式指令寄存器，指示算法或操作中的宏操作、循环操作或分支预处理操作的指令分配至隐式指令寄存器，以及指示对算法或操作中的宏操作、循环操作或分支预处理操作进行预先操作或延时操作的指令分配至备份指令寄存器；所述显式译码器对显式指令寄存器中的指示算法或操作中的完整目标的指令进行译码，所述隐式译码器对隐式指令寄存器中的指示算法或操作中的宏操作、循环操作或分支预处理操作的指令进行译码，所述备份译码器对备份指令寄存器中的指示对算法或操作中的宏操作、循环操作或分支预处理操作进行预先操作或延时操作的指令进行译码，得到显式译码器、隐式译码器和备份译码器分别译码后输出的控制信号，所述处理器根据译码输出的控制信号执行相应的操作；

并且，对所述显式指令寄存器中的多条指令进行的宏加工包括：对所述多条指令进行的排序、拼装、替换和/或延时，以使得多条可以合并的指令动态地合并为一条宏指令；

对所述隐式指令寄存器中的多条指令进行的宏加工包括：对所述多条指令进行的排序、拼装、替换和/或延时，以使得多条可以合并的指令动态地合并为一条宏指令；

对所述备份指令寄存器中的多条指令进行的宏加工包括：对所述多条指令进行的排序、拼装、替换和/或延时，以使得多条可以合并的指令动态地合并为一条宏指令。

2.如权利要求1所述的处理器，其特征在于，

所述译码控制单元还用于根据所述配置信息存储区中的译码约束信息控制所述显式译码器、所述隐式译码器和所述备份译码器中每二者之间以并行或串行的时序进行译码。

3.如权利要求1所述的处理器，其特征在于，所述处理器还包括：配置信息输入接口；

所述配置信息输入接口用于接收用户输入的译码约束信息；

所述配置信息存储区与所述配置信息输入接口连接，所述配置信息存储区用于从所述配置信息输入接口获取译码约束信息并更新存储。

4.如权利要求1所述的处理器，其特征在于，

所述显式指令寄存器中的指令包括：指示算法或操作中的完整目标的指令；

所述隐式指令寄存器中的指令包括：指示算法或操作中的宏操作、循环操作或分支预处理操作的指令；

所述备份指令寄存器中的指令包括：指示对算法或操作中的宏操作、循环操作或分支预处理操作进行预先操作或延时操作的指令。