[发明专利]半导体器件及制造该半导体器件的方法

说明书

本发明公开了一种半导体器件和制造该半导体器件的方法。其中在该半导体器件中，焊盘设置在衬底上。凸块结构设置在焊盘上并电连接到焊盘。凸块结构包括顺序地堆叠在焊盘上的第一铜层和第二铜层以及在第二铜层上的焊料球。第一铜层的(111)面与(200)面的第一X射线衍射(XRD)峰值强度比大于第二铜层的(111)面与(200)面的第二XRD峰值强度比。

技术领域

本发明构思涉及半导体器件及制造该半导体器件的方法。

背景技术

半导体器件包括电连接结构(例如焊料球或凸块)，该电连接结构提供到另外的半导体器件或印刷电路板的电连接路径。

发明内容

根据本发明构思的一示例性实施方式，一种半导体器件如下地被提供。焊盘设置在衬底上。凸块结构设置在焊盘上并电连接到焊盘。凸块结构包括顺序地堆叠在焊盘上的第一铜层和第二铜层以及在第二铜层上的焊料球。第一铜层的(111)面与(200)面的第一X射线衍射(XRD)峰值强度比大于第二铜层的(111)面与(200)面的第二XRD峰值强度比。

根据本发明构思的一示例性实施方式，一种半导体器件如下地被提供。焊盘设置在衬底上。凸块结构设置在焊盘上并电连接到焊盘。凸块结构包括顺序地堆叠在焊盘上的第一铜层和第二铜层以及在第二铜层上的焊料球。第一铜层中的孪晶界密度大于第二铜层中的孪晶界密度。

根据本发明构思的一示例性实施方式，一种制造半导体器件的方法如下地被提供。焊盘形成在衬底上。凸块下的层(under-bump layer)形成为电连接到焊盘。具有开口的掩模图案形成在凸块下的层上。第一铜层、第二铜层和焊料层顺序地形成在开口中。掩模图案被去除。湿蚀刻工艺被执行以蚀刻凸块下的层的一部分。第一铜层使用脉冲电镀工艺形成。第二铜层使用直流(DC)电镀工艺形成。

根据本发明构思的一示例性实施方式，一种制造半导体器件的方法如下地被提供。焊盘形成在衬底上。凸块下的层形成在焊盘上。第一铜层通过在凸块下的层上以第一生长速率电镀第一铜层而形成。第二铜层通过在第一铜层上以第二生长速率电镀第二铜层而形成。第二生长速率大于第一生长速率。焊料层在第二铜层上。对凸块下的层执行湿蚀刻工艺。凸块下的层被蚀刻以形成凸块下图案(under-bump pattern)。

附图说明

通过参照附图详细描述本发明构思的示例性实施方式，本发明构思的这些和另外的特征将变得更加明显，附图中：

图1A是示出根据本发明构思的一示例性实施方式的半导体器件的一部分的剖视图；

图1B是图1A的部分‘A’的放大图；

图2和3是示出根据本发明构思的一示例性实施方式的半导体器件的一部分的剖视图；

图4A是示出根据本发明构思的一示例性实施方式的半导体器件的剖视图；

图4B和4C是示出根据本发明构思的一示例性实施方式的半导体封装的剖视图；

图5A至5D是示出根据本发明构思的一示例性实施方式的制造半导体器件的方法的剖视图；

图5E是图5A的部分‘B’的放大图；

图6A是显示在用于形成第一铜层的脉冲电镀工艺中随时间的电流密度的曲线图；

图6B是显示在用于形成第二铜层的DC电镀工艺中随时间的电流密度曲线图；

图7A至7B是示出根据本发明构思的一示例性实施方式的制造半导体器件的方法的剖视图；

图8A至8B是示出根据本发明构思的一示例性实施方式的制造半导体器件的方法的剖视图；

图9A是显示通过常规工艺形成的铜层的底切区的图像；以及