[发明专利]半导体器件及制造该半导体器件的方法有效
| 申请号: | 201710447541.2 | 申请日: | 2017-06-14 |
| 公开(公告)号: | CN107507820B | 公开(公告)日: | 2020-09-08 |
| 发明(设计)人: | 崔朱逸;金孝柱;文光辰;朴秀晶;徐柱斌;李来寅;李镐珍 | 申请(专利权)人: | 三星电子株式会社 |
| 主分类号: | H01L23/528 | 分类号: | H01L23/528;H01L21/60 |
| 代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 弋桂芬 |
| 地址: | 韩国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体器件 制造 方法 | ||
1.一种半导体器件,包括:
设置在衬底上的焊盘;以及
设置在所述焊盘上并电连接到所述焊盘的凸块结构,
其中所述凸块结构包括:
顺序地堆叠在所述焊盘上的第一铜层和第二铜层;以及
在所述第二铜层上的焊料球,
其中所述第一铜层的(111)面与(200)面的第一X射线衍射峰值强度比大于所述第二铜层的(111)面与(200)面的第二X射线衍射峰值强度比。
2.如权利要求1所述的半导体器件,
其中所述第一铜层的所述第一XRD峰值强度比比所述第二铜层的所述第二XRD峰值强度比的两倍更大。
3.如权利要求1所述的半导体器件,
其中所述第一铜层中的孪晶界密度大于所述第二铜层中的孪晶界密度。
4.如权利要求1所述的半导体器件,
其中所述第一铜层的厚度比所述第二铜层的厚度的0.2倍小。
5.如权利要求1所述的半导体器件,
其中所述第一铜层具有从0.5μm到3μm的范围内的厚度。
6.如权利要求1所述的半导体器件,
其中,当使用包含过氧化氢和磷酸的蚀刻溶液或包含过氧化氢和柠檬酸的蚀刻溶液时,所述第一铜层的铜蚀刻速率比所述第二铜层的铜蚀刻速率的一半低。
7.如权利要求1所述的半导体器件,还包括:
形成在所述第一铜层的侧壁上的底切区,
其中所述底切区的深度在从0.2μm到0.6μm的范围内。
8.如权利要求7所述的半导体器件,
其中所述第一铜层的厚度大于所述底切区的所述深度。
9.如权利要求7所述的半导体器件,还包括:
在所述焊盘与所述第一铜层之间的凸块下图案,
其中所述第一铜层的处于与所述底切区相同水平处的部分具有比所述凸块下图案的宽度小的宽度。
10.如权利要求9所述的半导体器件,
其中所述凸块下图案包括:
顺序地堆叠的阻挡图案和籽晶图案,以及
其中所述籽晶图案的宽度小于所述阻挡图案的宽度。
11.如权利要求1所述的半导体器件,
其中所述凸块结构还包括:
插置在所述第二铜层与所述焊料球之间的镍层,以及
其中所述镍层的宽度大于所述第一铜层的宽度和所述第二铜层的宽度。
12.如权利要求11所述的半导体器件,
其中所述凸块结构还包括:
插置在所述镍层与所述焊料球之间的第三铜层,以及
其中所述第一铜层的(111)面与(200)面的所述第一XRD峰值强度比大于所述第三铜层的(111)面与(200)面的第三XRD峰值强度比。
13.一种半导体器件,包括:
设置在衬底上的焊盘;以及
设置在所述焊盘上并电连接到所述焊盘的凸块结构,
其中所述凸块结构包括:
顺序地堆叠在所述焊盘上的第一铜层和第二铜层;以及
在所述第二铜层上的焊料球,以及
其中所述第一铜层中的孪晶界密度大于所述第二铜层中的孪晶界密度。
14.如权利要求13所述的半导体器件,
其中所述第一铜层的厚度比所述第二铜层的厚度的0.2倍小。
15.如权利要求13所述的半导体器件,
其中所述第一铜层的厚度在从0.5μm到3μm的范围内。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710447541.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种节流防震防冲击压力表
- 下一篇:一种气体压力检测装置





