[发明专利]芯片式三线EMI共模电感器

说明书

技术领域

本技术公开涉及EMI（Electro-Magnetic Interference，即电磁干扰）共模电感器，更具体地，涉及芯片式三线EMI共模电感器。

背景技术

在互联网电子领域中广泛使用具有EMI滤波效果的电感器。该电感器一般采用圆环形磁芯或其他形状的磁芯，并采用双线绕线来制作。普通的圆环式三线EMI共模电感器需要组装到一个固定的外形尺寸的封装上，并需要人工手绕线圈分线和连接出脚线、浸锡、灌封胶等一系列工序。由于工序烦琐，造成人力成本大大提高。

传统的圆环式三线EMI共模滤波器虽然具有良好的抑制EMI的效果，但制作传统的圆环式三线EMI共模滤波器会耗费较多人力成本。而本公开的芯片式三线共模滤波器的制作可以全部实现自动化，从而减少人力操作。另外，采用本公开的芯片式三线共模滤波器，也可以在用户的主板上直接用SMT（Surface Mounting Technology，表面贴装技术）操作来组装，以满足不同环境要求的加强型EMI滤波要求。

发明内容

本发明目的是针对以上现有技术的不足，设计一种结构简单，生产加工方便，电性参数适用于IEEE 802.3标准要求，也能与网络变压器的电流型芯片的驱动有效地匹配的芯片式三线EMI共模电感器。

本发明的目的可以通过以下技术方案实现；一种芯片式三线EMI共模电感器，包括I形磁芯1、U形磁芯2及缠绕于I形磁芯上的导线3；I形磁芯包括磁干10及设于其两端的磁端头11、12，磁端头11、12的一端与U形磁芯2贴合以构成磁回路，在磁端头11、12与U形磁芯2的非贴合端，设有多个贴片焊接点4，导线3缠绕在磁干10上，导线的端头分别与贴片焊接点4电连接。

所述的芯片式三线EMI共模电感器，其贴片焊接点4设于与U形磁芯2贴合的磁端头11、12的另一端。

所述的芯片式三线EMI共模电感器，其设于磁端头11、12上的贴片焊接点4为6个，缠绕在磁干10上的导线3为三组，其各组导向端头分别与6个焊点4电连接。

所述的芯片式三线EMI共模电感器，其I形磁芯1及U形磁芯2使用镍锌磁性材料。

所述的芯片式三线EMI共模电感器，其导线3为QPN漆包线。

所述的芯片式三线EMI共模电感器，其I形磁芯1与U形磁芯2的贴合面设有导磁胶。

一种芯片式三线EMI共模电感器制造方法，包括以下步骤：

采用全自动绕制，将导线3缠绕于I形磁芯1的磁干10上，每个导线预留导线端头；

将导线3的端头分别与贴片焊接点4电连接；

将上述I形磁芯1与U形磁芯2贴合从而形成导通磁回路。

本发明的优点在于，结构简单，生产加工方便；即可适用于一定频段的EMI滤波，也可以实现不同频段的加强型EMI共模抑制，从而更大地提高对网络变压器的EMI抑制能力。

附图说明

图1示出根据本公开的一个实施例的三线EMI共模电感器的I形磁芯；

图2示出根据本公开的一个实施例的三线EMI共模电感器的U形磁芯；

图3 示出根据本公开的一个实施例的三线EMI共模电感器的立体图。

具体实施方式

根据本公开的芯片式EMI三线共模电感器的制造方法，通过改进传统的共模电感器形状构造、尺寸结构、磁芯材料和绕线工艺，使得芯片式共模电感器能够起到以太网所要求的EMI抑制作用。

如图1、图2、图3所示，在本公开的一个实施例中，芯片式共模电感器包括I形磁芯1、U形磁芯2和QPN 180导线3，并且由全自动的专用设备来实施全程的共模电感器制造。根据本公开的一个实施例，其中I形磁芯1与U形磁芯2可使用镍锌磁性材料等材料，也可使用其它材料。I形磁芯1具有多个贴片焊接点4，该多个贴片焊接点可用作导线3的引点，用于电连接的端口。可选地，在I形磁芯1的磁端头11、12与U形磁芯2的非贴合端，设有6个贴片焊接点4，用作三线共模电感器的导线3（信号线对）引线的6个贴片焊接点位4。I形磁芯1与U形磁芯2贴合形成导通磁回路并且有效屏蔽电磁干扰。该共模电感器所有的电性参数能够满足IEEE 802.3的加强型EMI抑制要求，使得在网络应用中能起到加强的抑制EMI干扰的作用。