[发明专利]半导体装置封装及其制造方法

说明书

本发明揭示一种半导体装置封装，其包含衬底、至少一个组件、封装本体、电磁干扰EMI屏蔽及导电柱。组件位于所述衬底的表面上。封装本体包封所述至少一个组件。电磁干扰EMI屏蔽适形地形成在所述封装本体上。导电柱贯穿所述封装本体以将所述电磁干扰EMI屏蔽电连接至所述衬底的接地电触点。

技术领域

本发明大体来说涉及半导体装置封装及其制造方法。更特定来说，本发明涉及具有电磁干扰屏蔽的半导体装置封装及其制造方法。

背景技术

半导体装置已渐进地变得较复杂，至少部分地由对增强处理速度及较小大小的需求促进。虽然增强处理速度及较小大小的益处明显，但半导体装置的这些特性也可形成挑战。特定来说，越高的时钟速度可涉及信号层级间越频繁的转变，此继而可以更高频率或更短波长导致较高位准的电磁发射。电磁发射可从源半导体装置辐射，且可入射于相邻半导体装置上。如果到达相邻半导体装置的电磁辐射的位准足够高，那么这些辐射可不利地影响相邻半导体装置的操作。此现象有时被称作电磁干扰(EMI)。

减少EMI的一种方式为屏蔽内半导体装置封装的源半导体装置或源半导体装置。特定来说，可通过包含经电接地且被固定到封装的外部的导电外壳或壳体来实现屏蔽。在来自封装内部的电磁发射击中外壳的内表面时，这些发射的至少一部分可电短路，借此减少可通过外壳的发射位准(且不利地影响在外壳的外部的半导体装置)。同样地，在电磁发射击中外壳的外表面时，可发生类似电短路以减少半导体装置上外壳内的EMI。

发明内容

在一或多个实施例中，一种半导体装置封装，其包含衬底、至少一个组件、封装本体、电磁干扰EMI屏蔽及导电柱。组件位于所述衬底的表面上。封装本体包封所述至少一个组件。电磁干扰EMI屏蔽适形地形成在所述封装本体上。导电柱贯穿所述封装本体以将所述电磁干扰EMI屏蔽电连接至所述衬底的接地电触点。

在一或多个实施例中，一种于半导体装置封装内形成导电柱的方法包括：(a)测量或仿真所述半导体装置封装内的共振频率；(b)测量或仿真所述半导体装置封装内电场的分布情况；及(c)将所述导电柱形成于所述半导体装置封装内电场最强的区域或邻近电场最强的区域。

附图说明

图1说明根据本发明的实施例的通信模块的布局图。

图1A说明根据本发明的实施例的半导体装置封装。

图2说明根据本发明的实施例的半导体装置封装。

图3A及3B标绘根据本发明的实施例的半导体装置封装的频率响应。

图4A及4B标绘根据本发明的实施例的半导体装置封装的频率响应。

图5说明根据本发明的实施例的形成导电柱的流程。

图6A、6B、6C、6D及6E说明根据本发明的实施例的形成导电柱的流程。

贯穿图式及详细描述使用共同参考编号来指示相同或类似组件。本发明从结合附图进行的以下详细描述将更显而易见。

具体实施方式

如本文中所使用，除非上下文另有明确指示，否则单数术语“一个(a)”、“一个(an)”和“所述”可包含复数对象。

如本文中所使用，相对术语，例如，“内”、“内部”、“外”、“外部”、“顶部”、“底部”、“前”、“后”、“上部”、“向上”、“下部”、“向下”、“垂直”、“垂直地”、“侧向”、“侧向地”、“在…上面”及“在…下面”是指一组组件相对于彼此的定向；此定向是根据图式，而非制造或使用期间所需要。