[发明专利]一种运算放大器和电压基准源电路

说明书

本发明实施例提供一种运算放大器和电压基准源电路，运算放大器包括初级放大模块，运算放大器还包括：电源抑制比提高模块，电源抑制比提高模块的第一端与运算放大器的电源相连，电源抑制比提高模块的输入端与初级放大模块的输出端相连，电源抑制比提高模块的输出端作为运算放大器的输出端，电源抑制比提高模块用于跟随运算放大器的电源电压变化，并输出初级放大模块的输出信号。本发明实施例通过在运算放大器中增加电源抑制比提高模块，实现提高运算放大器的电源抑制比，使得应用该运算放大器的电压基准源电路的电源抑制比也相应提高。

技术领域

本发明涉及电路技术领域，特别是涉及一种运算放大器和一种电压基准源电路。

背景技术

图1是现有技术中电压基准源电路的结构示意图，A’点和B’点分别连接运算放大器的同相输入端和反相输入端，运算放大器的输出电压Vout’就是电压基准源。其中，Vout’＝VBE+VTlnn/R3’(R2’+R3’)，VBE是负温度系数，VT是正温度系数，通过调整R3’和R2’的大小，可以获得零温度系数的电压基准源。电源抑制比(PSRR，Power Supply RejectionRatio)的定义是从输入到输出的增益除以从电源到输出的增益，即PSRR＝A/AP，A是输入到输出的增益，AP是电源到输出的增益。图1中电压基准源电路的电源抑制比PSRR＝(β1-β2)/(g0/A1’gm+1/A1’-1/PSRR1)，其中β1是电压基准源电路的环路负反馈系数，β2是电压基准源电路的环路正反馈系数，A1’是运算放大器的增益，PSRR1是运算放大器的电源抑制比。

由于现有技术中，运算放大器的电源抑制比很小，使得现有技术中的电压基准源电路的电源抑制比也很小，即电源电压的变化对电压基准源电路输出的电压基准源影响很大。

发明内容

鉴于上述问题，本发明实施例的目的在于提供一种运算放大器和一种电压基准源电路，以解决现有技术中运算放大器的电源抑制比很小，导致电压基准源电路的电源抑制比也很小的问题。

为了解决上述问题，本发明实施例公开了一种运算放大器，所述运算放大器包括初级放大模块，所述运算放大器还包括：

电源抑制比提高模块，所述电源抑制比提高模块的第一端与所述运算放大器的电源相连，所述电源抑制比提高模块的输入端与所述初级放大模块的输出端相连，所述电源抑制比提高模块的输出端作为所述运算放大器的输出端，所述电源抑制比提高模块用于跟随所述运算放大器的电源电压变化，并输出所述初级放大模块的输出信号。

可选地，所述电源抑制比提高模块包括：

第一PMOS管，所述第一PMOS管的源端与所述运算放大器的电源相连；

第一NMOS管，所述第一NMOS管的漏端与所述第一PMOS管的漏端相连，所述第一NMOS管的源端接地，所述第一NMOS管的栅端与所述初级放大模块的输出端相连；

第二PMOS管，所述第二PMOS管的源端与所述运算放大器的电源相连，所述第二PMOS管的栅端与所述第一PMOS管的栅端相连，所述第二PMOS管的漏端作为所述运算放大器的输出端。

可选地，所述初级放大模块包括电流源、第一级输入子模块、第一级负载子模块、第二级输入子模块和第二级负载子模块。

可选地，所述第一级输入子模块包括：

第二NMOS管，所述第二NMOS管的栅端作为所述运算放大器的反相输入端；

第三NMOS管，所述第三NMOS管的栅端作为所述运算放大器的同相输入端。

可选地，所述第一级负载子模块包括：

第三PMOS管，所述第三PMOS管的源端与所述运算放大器的电源相连，所述第三PMOS管的漏端与所述第二NMOS管的漏端相连；