[发明专利]一种运算放大器和电压基准源电路

权利要求书

1.一种运算放大器，其特征在于，所述运算放大器包括初级放大模块，所述运算放大器还包括：

电源抑制比提高模块，所述电源抑制比提高模块的第一端与所述运算放大器的电源相连，所述电源抑制比提高模块的输入端与所述初级放大模块的输出端相连，所述电源抑制比提高模块的输出端作为所述运算放大器的输出端，所述电源抑制比提高模块用于跟随所述运算放大器的电源电压变化，并输出所述初级放大模块的输出信号。

2.根据权利要求1所述的运算放大器，其特征在于，所述电源抑制比提高模块包括：

第一PMOS管，所述第一PMOS管的源端与所述运算放大器的电源相连；

第一NMOS管，所述第一NMOS管的漏端与所述第一PMOS管的漏端相连，所述第一NMOS管的源端接地，所述第一NMOS管的栅端与所述初级放大模块的输出端相连；

第二PMOS管，所述第二PMOS管的源端与所述运算放大器的电源相连，所述第二PMOS管的栅端与所述第一PMOS管的栅端相连，所述第二PMOS管的漏端作为所述运算放大器的输出端。

3.根据权利要求1所述的运算放大器，其特征在于，所述初级放大模块包括电流源、第一级输入子模块、第一级负载子模块、第二级输入子模块和第二级负载子模块。

4.根据权利要求3所述的运算放大器，其特征在于，所述第一级输入子模块包括：

第二NMOS管，所述第二NMOS管的栅端作为所述运算放大器的反相输入端；

第三NMOS管，所述第三NMOS管的栅端作为所述运算放大器的同相输入端。

5.根据权利要求4所述的运算放大器，其特征在于，所述第一级负载子模块包括：

第三PMOS管，所述第三PMOS管的源端与所述运算放大器的电源相连，所述第三PMOS管的漏端与所述第二NMOS管的漏端相连；

第四PMOS管，所述第四PMOS管的源端与所述运算放大器的电源相连，所述第四PMOS管的栅端与所述第三PMOS管的栅端相连，所述第四PMOS管的漏端与所述第三NMOS管的漏端相连。

6.根据权利要求5所述的运算放大器，其特征在于，所述第二级输入子模块包括：

第五PMOS管，所述第五PMOS管的源端与所述运算放大器的电源相连，所述第五PMOS管的栅端分别与所述第四PMOS管的漏端和所述第三NMOS管的漏端相连，所述第五PMOS管的漏端作为所述初级放大模块的输出端。

7.根据权利要求6所述的运算放大器，其特征在于，所述第二级负载子模块包括：

第四NMOS管，所述第四NMOS管的漏端与所述电流源相连，所述第四NMOS管的源端接地；

第五NMOS管，所述第五NMOS管的栅端与所述第四NMOS管的栅端相连，所述第五NMOS管的漏端分别与所述第二NMOS管的源端和所述第三NMOS管的源端相连，所述第五NMOS管的源端接地；

第六NMOS管，所述第六NMOS管的栅端与所述第五NMOS管的栅端相连，所述第六NMOS管的漏端与所述第五PMOS管的漏端相连，所述第六NMOS管的源端接地，所述第六NMOS管的漏端作为所述初级放大模块的输出端。

8.根据权利要求6所述的运算放大器，其特征在于，所述初级放大模块还包括：

RC模块，所述RC模块分别与所述第五PMOS管的栅端和漏端相连。

9.一种电压基准源电路，其特征在于，包括权利要求1-8中任一项所述的运算放大器。