[发明专利]一种半导体器件形成方法

说明书

技术领域

本申请涉及半导体制造技术领域，尤其涉及一种半导体器件形成方法。

背景技术

随着CMOS(英文全称为Complementary Metal Oxide Semiconductor，中文全称为互补金属氧化物半导体)技术进入16/14纳米工艺节点，超薄绝缘体上硅(英文全称为Extremely Thin Silicon-on-Insulator，英文简称为ETSOI)称为技术的主流。

ETSOI技术是SOI技术的一个分支，SOI衬底是在背衬底和顶层硅中间嵌埋一层SiO₂的埋氧化层，然后以此衬底作为基底，在顶层硅上制作晶体管器件。SiO₂埋氧化层确保了器件的介质隔离，使器件的寄生电容和漏电流显著减小，还彻底消除了体硅器件中的寄生闩锁效应，具有寄生电容小、短沟道效应小、速度快、集成度高、功耗低等优点，越来越受业界的青睐。

ETSOI技术是指顶层硅的厚度一般小于20纳米的SOI技术。采用ETSOI技术的半导体器件，具有较大电流驱动能力、陡直的亚阈值斜率、较小的短沟道、窄沟道效应和完全消除Kink效应等优点，特别适用于高速、低压、低功耗电路的应用。

对于ETSOI器件来说，其形成工艺尤其是金属栅的填充工艺对整个器件的性能具有非常重要的意义。

发明内容

有鉴于此，本申请提供了一种半导体器件形成方法，以提高半导体器件的性能。

为了达到上述发明目的，本申请采用了如下技术方案：

一种半导体器件的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上依次形成假栅、栅极侧墙和源漏区；

去除所述假栅，以在所述假栅所在位置形成栅极沟槽；

在所述栅极沟槽底部形成栅极介质层；

向形成有所述栅极介质层的栅极沟槽内填充栅极材料，以在所述栅极介质层上方形成栅极功函数层；所述栅极材料为功函数值能够调节的材料。

可选地，所述功函数值能够调节的材料为钛合金和/或钽合金。

可选地，所述钛合金为碳铝钛合金、或氮铝钛合金，所述碳铝钽合金或氮铝钽合金。

可选地，所述在所述栅极介质层上填充栅极材料，具体为：采用原子层沉积工艺在所述栅极介质层上填充栅极材料。

可选地，在所述栅极介质层上填充栅极材料中，采用的温度为300～400℃。

可选地，所述半导体衬底为ETSOI衬底。

可选地，在所述半导体衬底上形成源漏区，具体包括：

在位于所述假栅两侧的ETSOI衬底的上方外延半导体材料层；

向所述半导体材料层以及所述半导体材料层下方的ETSOI衬底的顶层硅内进行离子注入，以在所述半导体材料层和其下方的顶层硅内形成源漏区。

可选地，当半导体器件为NMOS器件时，所述半导体材料层为硅碳化合物；

当半导体器件为P MOS器件时，所述半导体材料层为锗硅。

可选地，所述栅极介质层为高k介电材料。

可选地，所述半导体器件为NMOS器件。

相较于现有技术，本申请具有以下有益效果：

通过以上技术方案可知，本申请提供的半导体器件的形成方法中，采用后栅极工艺来形成半导体器件，由于后栅极工艺不必经受高温步骤，可以更加自由地设置和调配栅电极材料的功函数值，如此，本申请实施例在形成半导体器件的过程中，采用功函数值能够调节的材料作为栅极材料形成栅极的功函数层。如此，在形成栅极的功函数层时，能够通过调整栅极材料的填充温度、填充厚度或者栅极材料的各个成分的比例，来实现半导体器件栅极的功函数的可调。如此可知，本申请实施例采用功函数可调的栅极材料形成半导体器件的栅极结构，由于栅极结构的功函数可调，因此，通过本申请实施例提供的半导体器件的形成方法，能够较好地控制半导体器件的阈值电压，进而有利于提高整个半导体器件的稳定性和可靠性。

附图说明

为了清楚地理解本申请的技术方案，下面将描述本申请具体实施方式时用到的附图做一简要说明。

图1是本申请实施例提供的半导体器件的形成方法流程示意图；

图2A至图2E是本申请实施例提供的半导体器件的形成方法中一系列制程对应的剖面结构示意图。

附图标记