[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

说明书

本发明公开了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，属于显示技术领域。该移位寄存器单元中包括控制模块和保持模块，该控制模块可以在第一时钟信号为第一电位时，控制下拉节点的电位为第一电位；而该保持模块则可以在下拉节点或者第二时钟信号为第一电位时，控制输出端的电位为第二电位。由于该第一时钟信号和第二时钟信号频率相同相位相反，因此该控制模块和保持模块可以在移位寄存器单元的输出阶段之后，控制输出端的电位持续为第二电位，从而保证对该输出端的有效降噪。

技术领域

本发明涉及显示技术领域，特别涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。

背景技术

显示装置在显示图像时，需要利用移位寄存器(即栅极驱动电路)对像素单元进行扫描，移位寄存器包括多个级联的移位寄存器单元，每个移位寄存器单元对应一行像素单元，由该多个级联的移位寄存器单元实现对显示装置中各行像素单元的逐行扫描驱动，以显示图像。

相关技术中有一种移位寄存器单元，该移位寄存器单元主要包括输入模块、输出模块和降噪模块。其中，输入模块用于将上一行移位寄存器单元输出端的电压输入至该移位寄存器单元，将该移位寄存器单中上拉节点的电平上拉至高电平，输出模块用于在上拉节点的控制下，向输出端输出驱动信号，降噪模块用于在时钟信号的控制下，将输出端的电平下拉至低电平，从而实现对该输出端的降噪。

但是，由于降噪模块是由时钟信号控制的，当该时钟信号处于低电平时，该降噪模块中的晶体管无法有效开启，此时该降噪模块无法将输出端的电平有效下拉至低电平，该降噪模块的降噪性能较差。

发明内容

为了解决相关技术中移位寄存器单元降噪性能较差的问题，本发明提供了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。所述技术方案如下：

第一方面，提供了一种移位寄存器单，所述移位寄存器单元包括：输入模块、控制模块、保持模块和输出模块；

所述输入模块分别与输入信号端、复位信号端、第一控制信号端、第二控制信号端和上拉节点连接，用于在所述输入信号端输出的输入信号为第一电位时，向所述上拉节点输出来自所述第一控制信号端的第一控制信号，以及在所述复位信号端输出的复位信号为第一电位时，向所述上拉节点输出来自所述第二控制信号端的第二控制信号；

所述控制模块分别与所述上拉节点、第一时钟信号端、第二时钟信号端、第一电源信号端、第二电源信号端和下拉节点连接，用于在所述上拉节点为第一电位时，向所述下拉节点输出来自所述第二电源信号端的第二电源信号，以及在所述第二时钟信号端输出的第二时钟信号为第二电位，且所述第一时钟信号端输出的第一时钟信号为第一电位时，向所述下拉节点输出来自所述第一电源信号端的第一电源信号，其中所述第一电源信号为第一电位，所述第二电源信号为第二电位；

所述保持模块分别与所述上拉节点、所述下拉节点、所述第二时钟信号端、所述第二电源信号端和输出端连接，用于在所述下拉节点或所述第二时钟信号的为第一电位时，向所述输出端输出所述第二电源信号，其中，所述第一时钟信号和所述第二时钟信号的频率相同，相位相反；

所述输出模块分别与所述第一时钟信号端、所述上拉节点和所述输出端连接，用于在所述上拉节点为第一电位时，向所述输出端输出所述第一时钟信号。

可选的，所述控制模块，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管；

所述第一晶体管的栅极与所述第二时钟信号端连接，第一极与所述第一电源信号端连接，第二极与第一节点连接；

所述第二晶体管的栅极与所述第一节点连接，第一极与所述第一时钟信号端连接，第二极与所述第三晶体管的栅极连接；

所述第三晶体管的第一极与所述第一电源信号端连接，第二极与所述下拉节点连接；