[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：

输入模块、控制模块、保持模块和输出模块；

所述输入模块分别与输入信号端、复位信号端、第一控制信号端、第二控制信号端和上拉节点连接，用于在所述输入信号端输出的输入信号为第一电位时，向所述上拉节点输出来自所述第一控制信号端的第一控制信号，以及在所述复位信号端输出的复位信号为第一电位时，向所述上拉节点输出来自所述第二控制信号端的第二控制信号；

所述控制模块分别与所述上拉节点、第一时钟信号端、第二时钟信号端、第一电源信号端、第二电源信号端和下拉节点连接，用于在所述上拉节点为第一电位时，向所述下拉节点输出来自所述第二电源信号端的第二电源信号，实现对所述下拉节点的降噪，以及在所述第二时钟信号端输出的第二时钟信号为第二电位，且所述第一时钟信号端输出的第一时钟信号为第一电位时，向所述下拉节点输出来自所述第一电源信号端的第一电源信号，实现对所述下拉节点的充电，其中所述第一电源信号为第一电位，所述第二电源信号为第二电位，且所述第一电位相对于所述第二电位为高电位；

所述保持模块分别与所述上拉节点、所述下拉节点、所述第二时钟信号端、所述第二电源信号端和输出端连接，用于在所述下拉节点或所述第二时钟信号端输出的第二时钟信号为第一电位时，向所述输出端输出所述第二电源信号，其中，所述第一时钟信号和所述第二时钟信号的频率相同，相位相反；

所述输出模块分别与所述第一时钟信号端、所述上拉节点和所述输出端连接，用于在所述上拉节点为第一电位时，向所述输出端输出所述第一时钟信号；

其中，所述控制模块，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管；

所述第一晶体管的栅极与所述第二时钟信号端连接，第一极与所述第一电源信号端连接，第二极与第一节点连接；

所述第二晶体管的栅极与所述第一节点连接，第一极与所述第一时钟信号端连接，第二极与所述第三晶体管的栅极连接；

所述第三晶体管的第一极与所述第一电源信号端连接，第二极与所述下拉节点连接；

所述第四晶体管的栅极与所述上拉节点连接，第一极与所述第二时钟信号端连接，第二极与所述第一节点连接；

所述第五晶体管的栅极与所述上拉节点连接，第一极与所述第二电源信号端连接，第二极与所述下拉节点连接。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述保持模块，包括：第六晶体管、第七晶体管和第八晶体管；

所述第六晶体管的栅极与所述下拉节点连接，第一极与所述第二电源信号端连接，第二极与所述上拉节点连接；

所述第七晶体管的栅极与所述下拉节点连接，第一极与所述第二电源信号端连接，第二极与所述输出端连接；

所述第八晶体管的栅极与所述第二时钟信号端连接，第一极与所述第二电源信号端连接，第二极与所述输出端连接。

3.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述输入模块，包括：第九晶体管和第十晶体管；

所述第九晶体管的栅极与所述输入信号端连接，第一极与所述第一控制信号端连接，第二极与所述上拉节点连接；

所述第十晶体管的栅极与所述复位信号端连接，第一极与所述第二控制信号端连接，第二极与所述上拉节点连接。

4.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述输出模块，包括：第十一晶体管和电容器；

所述第十一晶体管的栅极与所述上拉节点连接，第一极与所述第一时钟信号端连接，第二极与所述输出端连接；

所述电容器的一端与所述上拉节点连接，另一端与所述输出端连接。