[发明专利]一种用于功率MOSFET器件的变掺杂半导体材料片及其制造方法

说明书

本发明公开了一种用于功率MOSFET器件的变掺杂半导体材料片及其制造方法，其特征在于：包括第一导电类型高掺杂衬底、第一导电类型低掺杂第一外延层、第一导电类型中掺杂层和第一导电类型低掺杂第二外延层。所述第一导电类型中掺杂层位于第一导电类型低掺杂第二外延层与第一导电类型低掺杂第一外延层之间。所述第一导电类型中掺杂层部分嵌入第一导电类型低掺杂第一外延层与第一导电类型低掺杂第二外延层内。本发明不仅降低了寄生三极管集电区电阻，提高了功率MOSFET抗单粒子烧毁的能力，使用该材料制作的功率MOSFET常态参数基本保持不变，还可用于60V以上功率MOSFET的制造领域，具有应用范围宽、工艺实现简单、工艺重复性好的优点。

技术领域

本发明涉及半导体材料制备领域，具体是一种用于功率MOSFET器件的变掺杂半导体材料片及其制造方法。

背景技术

在高掺杂衬底材料片上生长低掺杂外延层形成的半导体材料片是制作功率MOSFET和智能高压功率集成电路的基础。高掺杂衬底一方面作为承载功率MOSFET和智能高压功率集成电路的载体，另一方面可以降低功率MOSFET的导通电阻和抑制智能高压功率集成电路存在的寄生效应(特别是闭锁效应)。为了最大限度地降低成本，常规制作功率MOSFET和智能高压功率集成电路的半导体材料片直接在高掺杂衬底材料片上通过外延生长低掺杂外延层形成，外延层的杂质分布呈现均匀分布，如图1所示。在抗辐射功率MOSFET器件领域，采用图1所示杂质分布的半导体材料片制作的功率MOSFET器件，存在抗单粒子烧毁能力弱，且雪崩击穿能量低的不足。

为了提高功率MOSFET器件的抗单粒子烧毁能力，对半导体材料片的外延层进行缓变掺杂是一种切实有效的措施，该方法可以有效降低由功率MOSFET的源区(发射区)、body区(基区)和外延层(集电区)形成寄生三极管的集电区电阻，提高寄生三极管的二次击穿点，达到提高功率MOSFET抗单粒子烧毁的目的。

常规制作半导体材料片的缓变掺杂外延层的方法是通过控制衬底与外延层间的过渡区宽度和在生长外延层的过程中调节气体流量的方法来实现。

采用控制衬底与外延层间过渡区宽度的方法难于形成5μm以上的过渡区，在200V以上的高压MOSFET器件中效果不明显；采用生长外延层过程中调节气体流量的方法会因为气体流量的多次微小改变而使得气体流量难于精确控制。

综上所述，目前外延层变掺杂半导体材料片的制备方法存在应用范围窄和外延工艺难于控制的技术问题。

发明内容

本发明的目的是解决现有技术中，外延层变掺杂半导体材料片的制备方法存在的问题。

为实现本发明目的而采用的技术方案是这样的，一种用于功率MOSFET器件的变掺杂半导体材料片，其特征在于：包括第一导电类型高掺杂衬底、第一导电类型低掺杂第一外延层、第一导电类型中掺杂层和第一导电类型低掺杂第二外延层。

所述第一导电类型低掺杂第一外延层覆盖于第一导电类型高掺杂衬底之上。

所述第一导电类型低掺杂第二外延层覆盖于第一导电类型低掺杂第一外延层之上。

所述第一导电类型中掺杂层位于第一导电类型低掺杂第二外延层与第一导电类型低掺杂第一外延层之间。

所述第一导电类型中掺杂层部分嵌入第一导电类型低掺杂第一外延层与第一导电类型低掺杂第二外延层内。

一种用于功率MOSFET器件的变掺杂半导体材料片的制造方法，其特征在于，包括以下步骤：

1)将第一导电类型低掺杂第一外延层覆盖于第一导电类型高掺杂衬底之上。

2)在第一导电类型低掺杂第一外延层的上表面1μm深度范围内掺杂杂质，形成第一导电类型中掺杂层。

3)使用低温炉管退火激活掺杂的杂质。