[发明专利]一种抗硬件木马芯片设计方法及系统

说明书

本申请实施例公开了一种抗硬件木马芯片设计方法及系统，包括：获取集成电路内部节点的转换概率；将所述转换概率低于预设转换概率阈值的内部节点构成第一节点集合；从所述第一节点集合中获取最小信号概率且逻辑深度最小的内部节点构成第二节点集合；根据所述第二节点集合中内部节点数量选择对应的内部节点插入与逻辑门或者或逻辑门。当选择对应的内部节点插入与逻辑门或者或逻辑门后，提高了对应节点的转换概率，对应的整个集成电路中的转换概率也进一步提高，因此当硬件木马选择节点插入时，增加了硬件木马被激活的概率，因此使得硬件木马找不到合适的插入点插入到集成电路中，降低了集成电路被硬件木马攻击的风险。

技术领域

本申请涉及芯片设计技术领域，尤其涉及一种抗硬件木马芯片设计方法及系统。

背景技术

芯片设计一般包括集成电路设计和电路封装两部分，一般是先根据产品需求通过集成电路的研发完成集成电路的设计，然后将设计完成的集成电路进行封装，完成芯片的设计。随着IP复用技术的发展，集成电路的很多功能模块也可能是设计者直接从第三方的IP设计公司购入，并非完全自行设计。这种整体设计与模块设计相互独立，以及设计和生产分离的产业模式。

但是上述的设计模式决定了芯片在电路设计、生产制造以及使用过程中都会存在安全隐患。例如，在设计过程中，IP提供方可能在设计者不知情的情况下，在提供的IP模块中植入硬件木马。在生产过程中，生产者也可能会利用芯片集成电路版图中存在的空余空间，在设计者不知情的情况下，在芯片生产过程中植入木马。在使用过程中，用户升级固件程序时也有可能在存储器中被植入木马。硬件木马是指在集成电路设计或制造过程中对电路的恶意修改，使芯片在某些条件下失效，或从芯片中窃取信息。硬件木马可以独立完成攻击功能，如泄露信息给攻击者、改变电路功能、甚至直接破坏电路；也可以在上层恶意软件的协同配合下完成类似功能。硬件木马能够实现对专用集成电路(ASIC)、微处理器、微控制器、网络处理器、数字信号处理器等硬件的修改以及对FPGA比特流的修改这些木马电路可以在芯片工作时窃听并传播其内部信息；或者在芯片中设置某种开关，在某些特定的指令或外部条件下，造成芯片意外的报废。

发明内容

本申请提供了一种抗硬件木马芯片设计方法及系统，以解决传统的芯片设计使得芯片易被硬件木马攻击的问题。

一种抗硬件木马芯片设计方法，所述方法包括：获取集成电路内部节点的转换概率；将所述转换概率低于预设转换概率阈值的内部节点构成第一节点集合；从所述第一节点集合中获取最小信号概率且逻辑深度最小的内部节点构成第二节点集合；根据所述第二节点集合中内部节点数量选择对应的内部节点插入与逻辑门或者或逻辑门。

优选地，所述获取集成电路内部节点的转换概率包括：获得所述集成电路每个内部节点的信号概率；据所述信号概率获得集成电路内部节点的转换概率。

优选地，所述将转换概率低于预设转换概率阈值的内部节点构成第一节点集合，包括：将所述内部节点根据转换概率按照升序进行排序；选择出所述转换概率小于预设转换概率阈值的节点，构成第一节点集合。

优选地，所述从第一节点集合中获取最小信号概率且逻辑深度最小的内部节点构成第二节点集合，包括：获取所述第一节点集合中最小信号概率的节点，构成第三节点集合；获取所述第三节点集合中内部节点的逻辑深度；将所述第三节点集合中的节点按照节点的逻辑深度进行排序，构成第四节点集合；从所述第四节点集合中选择出逻辑深度最小的节点构成第二节点集合。

优选地，所述根据第二节点集合中内部节点数量选择对应的内部节点插入与逻辑门或者或逻辑门，包括：如果所述第二节点集合中内部节点数量等于1，则直接在内部节点插入与逻辑门或者或逻辑门；或者，但如果所述第二节点集合中内部节点数量大于1，则在对应的扇出逻辑锥中节点数量最多的内部节点插入与逻辑门或者或逻辑门。

优选地，根据内部节点逻辑概率中高电平信号的概率与低电平信号的概率，选择插入与逻辑门或者或逻辑门。