[发明专利]一种抗硬件木马芯片设计方法及系统

权利要求书

1.一种抗硬件木马芯片设计方法，其特征在于，所述方法包括：

获取集成电路内部节点的转换概率；

将所述转换概率低于预设转换概率阈值的内部节点构成第一节点集合；

从所述第一节点集合中获取最小信号概率且逻辑深度最小的内部节点构成第二节点集合；

如果所述第二节点集合中内部节点数量等于1，则直接在内部节点插入与逻辑门或者或逻辑门；或者，

但如果所述第二节点集合中内部节点数量大于1，则在对应的扇出逻辑锥中节点数量最多的内部节点插入与逻辑门或者或逻辑门。

2.根据权利要求1所述的抗硬件木马芯片设计方法，其特征在于，所述获取集成电路内部节点的转换概率包括：

获得所述集成电路每个内部节点的信号概率；

根据所述信号概率获得集成电路内部节点的转换概率。

3.根据权利要求1所述的抗硬件木马芯片设计方法，其特征在于，所述将转换概率低于预设转换概率阈值的内部节点构成第一节点集合，包括：

将所述内部节点根据转换概率按照升序进行排序；

选择出所述转换概率小于预设转换概率阈值的节点，构成第一节点集合。

4.根据权利要求1所述的抗硬件木马芯片设计方法，其特征在于，所述从第一节点集合中获取最小信号概率且逻辑深度最小的内部节点构成第二节点集合，包括：

获取所述第一节点集合中最小信号概率的节点，构成第三节点集合；

获取所述第三节点集合中内部节点的逻辑深度；

将所述第三节点集合中的节点按照节点的逻辑深度进行排序，构成第四节点集合；

从所述第四节点集合中选择出逻辑深度最小的节点构成第二节点集合。

5.根据权利要求1-4任一项所述的抗硬件木马芯片设计方法，其特征在于，根据内部节点逻辑概率中高电平信号的概率与低电平信号的概率，选择插入与逻辑门或者或逻辑门。

6.一种抗硬件木马芯片设计系统，其特征在于，所述系统包括：

获取模块，用于获取集成电路内部节点的转换概率；

第一预处理模块，用于将所述转换概率低于预设转换概率阈值的内部节点构成第一节点集合；

第二预处理模块，用于从所述第一节点集合中获取最小信号概率且逻辑深度最小的内部节点构成第二节点集合；

插入处理模块，用于根据所述第二节点集合中内部节点数量选择对应的内部节点插入与逻辑门或者或逻辑门；所述插入处理模块包括：

第三获取单元，用于获取所述第二节点集合中内部节点数量；

处理单元，用于根据所述第二节点集合中内部节点数量选择对应的内部节点插入与逻辑门或者或逻辑门，如果所述第二节点集合中内部节点数量等于1，则直接在内部节点插入与逻辑门或者或逻辑门；或者，但如果所述第二节点集合中内部节点数量大于1，则在对应的扇出逻辑锥中节点数量最多的内部节点插入与逻辑门或者或逻辑门。

7.根据权利要求6所述的抗硬件木马芯片设计系统，其特征在于，所述第一预处理模块包括：

第一排序单元，用于将所述内部节点根据转换概率按照升序进行排序；

第一选择单元，用于选择出所述转换概率小于预设转换概率阈值的节点，构成第一节点集合。

8.根据权利要求6所述的抗硬件木马芯片设计系统，其特征在于，所述第二预处理模块包括：

第一获取单元，用于获取所述第一节点集合中最小信号概率的节点，构成第三节点集合；

第二获取单元，用于获取所述第三节点集合中内部节点的逻辑深度；

第二排序单元，用于将所述第三节点集合中的节点按照节点的逻辑深度进行排序，构成第四节点集合；

第二选择单元，用于从所述第四节点集合中选择出逻辑深度最小的节点构成第二节点集合。