[发明专利]半导体封装结构及其制造方法

说明书

本揭露提供半导体封装结构包含第一芯片、支撑件、导电层、绝缘层和模封层。第一芯片具有第一表面和与第一表面相对的第二表面。支撑件围绕第一芯片的边缘。导电层位在第一芯片的第一表面上并电连接到第一芯片。绝缘层位在第一芯片的第一表面上方，绝缘层朝向支撑件延伸并在垂直投影方向上与支撑件重叠。模封层在第一芯片和支撑件之间，并且至少围绕芯片的边缘。

技术领域

本揭露涉及半导体封装结构及其制造方法，更具体地，涉及具有在垂直投影方向上与支撑件重叠的绝缘层的半导体封装结构及其制造方法。

背景技术

由于对高性能和高密度半导体封装的需求，半导体封装结构设会计成具有高密度输入和输出数和更薄的厚度。通常，公知半导体封装由于其薄厚度设计而具有不对称结构，并且与具有硅通孔(TSV)的中介板整合形成在载体上以满足高密度要求。

然而，公知半导体封装结构由于具有不对称结构及在其不同材料层之间的热膨胀系数(CTE)的差异而产生翘曲问题。另外，使用中介板和永久载体增加了制造成本并且使得半导体封装结构的厚度难以进一步减小。

发明内容

在本揭露的一个或多个实施例中，半导体封装结构包含第一芯片、支撑件、导电层、绝缘层和模封层。第一芯片具有第一表面和与第一表面相对的第二表面。支撑件围绕第一芯片的边缘。导电层位在第一芯片的第一表面上并电连接到第一芯片。绝缘层位在第一芯片的第一表面上方，绝缘层朝向支撑件延伸并在垂直投影方向上与支撑件重叠。模封层在第一芯片和支撑件之间，并且至少围绕芯片的边缘。

在本揭露的一个或多个实施例中，半导体封装结构包含第一芯片、支撑件、导电层、绝缘层和模封层。第一芯片具有第一表面和与第一表面相对的第二表面。支撑件围绕第一芯片的边缘。导电层位在第一芯片的第一表面上并电连接到第一芯片。绝缘层位在第一芯片的第一表面上。绝缘层包含第一部分和连接到第一部分的第二部分，第一部分在垂直投影方向上与第一芯片重叠，第二部分在垂直投影方向上与支撑件重叠，并且第一部分和第二部分位在不同的水平高度。模封层在第一芯片和支撑件之间，并且少围绕所述第一芯片的边缘。

在本揭露的一个或多个实施例中，一种用于制造半导体封装结构的方法包含在临时载体上形成支撑件，以及在临时载体上设置芯片，其中芯片的第一表面面向临时载体。所述制造方法还包含形成覆盖支撑件和芯片的第二表面的模封层，以及从支撑件和芯片去除临时载体。

附图说明

由以下详细说明与附随图式得以最佳了解本申请案揭示内容的各方面。注意，根据产业的标准实施方式，各种特征并非依比例绘示。实际上，为了清楚讨论，可任意增大或缩小各种特征的尺寸。

图1是根据本揭露的一些实施例的半导体封装结构的剖面图；

图2A、图2B、图2C、图2D、图2E、图2F、图2G及图2H绘示根据本揭露的一些实施例的半导体封装结构的制造方法；

图3是根据本揭露的一些实施例的临时载体和支撑件的示意图；

图4绘示根据本揭露的一些实施例的半导体封装结构的制造方法；

图5是根据本揭露的一些实施例的半导体封装结构的示意图；

图6是根据本揭露的一些实施例的半导体封装结构的示意图；

图7是根据本揭露的一些实施例的半导体封装结构的示意图；

图8是根据本揭露的一些实施例的半导体封装结构的示意图；

图9是根据本揭露的一些实施例的半导体封装结构的示意图；

图10A、图10B、图10C、图10D、图10E、图10F、图10G、图10H、图10I、图10J、图10K、图10L及图10M绘示本揭露的一些实施例的半导体封装结构的制造方法；