[发明专利]一种改善CMP缺陷的优化方法及系统

说明书

本发明实施例公开了一种改善CMP缺陷的优化方法及系统，在确定金属填充后的芯片初始表面形貌之后，进行芯片的CMP仿真，获得仿真后的缺陷网格区域，而后，针对缺陷网格区域进行填充深度的调整和CMP的仿真，从而确定出缺陷得到改善时缺陷网格区域的沟槽深度，并以此沟槽深度作为缺陷网格区域的最终沟槽深度。由于芯片中容易出现缺陷的区域被重新确定了沟槽深度，在该沟槽深度下，缺陷网格区域的缺陷是得到了改善，这样，可以减少CMP工艺中的缺陷，同时，大大降低了在相同工艺条件下需进行冗余金属填充的面积，减少了冗余金属的数量，从而也大幅减小了冗余金属填充带来的寄生参数问题。

技术领域

本发明涉及集成电路的可制造性设计领域，尤其涉及一种改善CMP缺陷的优化方法及系统。

背景技术

在大规模集成电路制造工艺中，CMP(化学机械平坦化)是一种化学和机械作用相结合的平坦化过程，是芯片表面全局平坦化的主要手段。

在CMP工艺中，存在两种主要的缺陷：金属碟形(dishing)和氧化层侵蚀(erosion)，金属蝶形的缺陷在45nm以下节点工艺中尤其突出，直接影响到器件的性能和芯片的良率。目前，主要是通过冗余金属填充技术(dummy fill)来解决金属蝶形的缺陷，该技术是通过在可能产生缺陷的地方填充冗余金属，使得版图密度均匀化，从而减少缺陷的产生。

目前，集成电路技术正朝着高速度、高密度和低功耗方向发展，然而，冗余金属的填充会带来互连线寄生效应而造成时间延迟，在制造工艺进入纳米时代以后，这成为制约大规模集成电路发展的关键因素之一。

发明内容

本发明提供了一种改善CMP缺陷的优化方法及系统，减少CMP缺陷和寄生效应。

一种改善CMP缺陷的优化方法，包括：

进行版图的网格划分，并提取网格的等效参数；

根据所述等效参数和初始沟槽深度，获得金属填充后的芯片初始表面形貌；

在所述芯片初始表面形貌下进行芯片的CMP仿真，获得缺陷网格区域，所述缺陷网格区域为CMP仿真的缺陷所在的网格区域；

进行所述缺陷网格区域的优化，具体包括：调整所述缺陷网格区域的沟槽深度，根据所述等效参数以及调整后的沟槽深度，确定缺陷网格区域的初始表面形貌，并进行缺陷网格区域的CMP仿真，以使得缺陷网格区域的缺陷得到改善；

以缺陷改善时的沟槽深度作为在刻蚀工艺中缺陷网格区域优化后的沟槽深度。

优选地，所述进行所述缺陷网格区域的优化，包括：

设置沟槽深度范围以及步长；

在沟槽深度范围内，以最小沟槽深度为初始值、所述步长增长沟槽深度，根据所述等效参数和不同的沟槽深度，分别获得不同沟槽深度下的所述缺陷网格区域的初始形貌，并分别进行缺陷网格区域的CMP仿真，从不同的CMP仿真结果中确定出缺陷得到改善的结果。

优选地，从不同的CMP仿真结果中确定出缺陷得到改善的结果，包括：

从不同的CMP仿真结果中选择最终形貌起伏最小的作为缺陷得到改善的结果。

优选地，所述金属填充工艺为ECP铜电镀工艺。

优选地，还包括工艺步骤：

进行沟槽的刻蚀，在所述缺陷区域采用优化后的沟槽深度，在所述缺陷区域之外的区域采用所述初始沟槽深度；

进行金属填充并进行CMP。

一种改善CMP缺陷的优化系统，包括：

等效参数获取单元，用于进行版图的网格划分，并提取网格的等效参数；