[发明专利]多芯片的封装结构

说明书

技术领域

本发明涉及半导体领域，具体涉及一种多芯片的封装结构。

背景技术

全球终端电子产品不断朝轻薄短小、多功能、低功耗的发展趋势下，能够整合上述特性的系统级封装(System in Package，SiP)技术逐渐受到重视。SiP已经成为重要的先进封装和系统集成技术，是电子产品小型化和多功能化的重要技术路线，在微电子和电子制造领域具有广阔的应用市场和发展前景。

传统的芯片三维堆叠大部分为芯片在基板正面做堆叠，完成相应的焊线塑封工艺，芯片的焊垫(焊线焊接点)在单边或者多边，一般而言，在芯片上的焊垫所在区域不做堆叠，以避免堆叠时对焊线造成破坏或者短路。现有技术中，在对芯片堆叠时，为避免焊垫区域被堆叠，通常位于上层的芯片面积小于下层芯片面积，这会导致在多层芯片堆叠时，位于上层的芯片因面积过小而出现IO接口数量不足的情况，并且，由于各层芯片大小不一，使得在堆叠过程中，容易导致各层芯片之间受力不均，造成堆叠的芯片不稳定；现有技术中，为了确保各个芯片的面积，也对各个芯片进行平铺，然而，这增加了基板的平面面积。此外，在对各个芯片进行三维堆叠时也会产生焊线过长、紊乱的问题。

因此，如何增加封装密度，改善芯片堆叠的稳定性能成为了亟待解决的问题。

发明内容

因此，本发明要解决的技术问题在于如何增加封装密度，改善芯片堆叠的稳定性能。

为此，根据第一方面，本发明实施例提供了一种多芯片的封装结构，包括：多个芯片；基板，用于为多个芯片提供放置位，基板上刻穿有窗口；多个芯片堆叠于窗口的两侧；各个芯片的焊垫位于窗口的投影范围内。

可选地，多个芯片位于基板的同一侧。

可选地，多个芯片的数目为偶数个，多个芯片对称分布在窗口的两侧。

可选地，多个芯片的数目为2N+1个，其中，N为正整数，多个芯片中的第1个至2N个芯片对称分布在窗口的两侧并形成小于所述窗口的缝隙；第2N+1个芯片覆盖住缝隙。

可选地，多根焊线，各个焊线从基板贯穿窗口和各同层芯片间隙连接至各个芯片的焊垫，以将各个芯片分别与基板信号连接。

可选地，塑封料，包覆多个芯片和多根焊线。

本发明技术方案，具有如下优点：

本发明提供的多芯片的封装结构，由于基板上刻穿有窗口，各个芯片的焊垫位于窗口的投影范围内，使得各个芯片的焊垫能够通过该窗口与基板进行信号连接；由于多个芯片堆叠于窗口的两侧，相对于现有技术中，单摞堆叠芯片的结构，本发明实施例提供的方案增加了芯片封装密度，并且，由于各芯片堆叠于窗口的两侧，提高了芯片封装时受力均匀性，继而改善芯片堆叠的稳定性能。

作为可选的技术方案，由于将各个芯片分别与基板信号用多根焊线连接时，各个焊线从基板贯穿窗口和各同层芯片间隙连接至各个芯片的焊垫，封装时使用塑封料将多个芯片和多根焊线包覆住，使得在对各个芯片进行三维堆叠时焊线不易被压伤、短路。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中一种多芯片的封装结构示意图；

图2为本发明实施例中另一种多芯片的封装结构示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。