[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法，包含提供基底，在基底中形成一栅极沟槽，沿着第一方向延伸。形成栅极介电层，覆盖该栅极沟槽的底面和侧壁。在该栅极沟槽内填充牺牲层，并于牺牲层中形成开口，暴露出部分该栅极介电层。在该开口内沉积一中介材料层，然后回蚀刻该中介材料层至剩余的该中介材料层仅位于开口的下部，成为一中介层。移除该牺牲层后，形成一栅极金属填充该栅极沟槽，其中该中介层被埋设在该栅极金属与该栅极介电层之间。

技术领域

本发明涉及一种半导体元件及其制作方法，特别是涉及一种动态随机存取存储器(Dynamic Random Access Memory,DRAM)及其制作方法。

背景技术

动态随机存取存储器(dynamic random access memory,DRAM)属于一种挥发性存储器，包含由多个存储单元(memory cell)构成的阵列区(array area)以及由控制电路构成的周边区(peripheral area)。各存储单元包含一晶体管(transistor)电连接至一电容器(capacitor)，由该晶体管控制该电容器中电荷的存储或释放来达到存储数据的目的。控制电路通过横跨阵列区并与各存储单元电连接的字符线(word line,WL)与位线(bitline,BL)，可定位至每一存储单元以控制其数据的存取。

随着制作工艺世代演进，为了缩小存储单元尺寸而获得更高的集密度，存储器的结构已朝向三维(three-dimensional)发展。埋入式字符线(buried wordline)结构即是将字符线与晶体管整合制作在基底的沟槽中并且横切各存储单元的主动区，形成沟槽式栅极，不仅可提升存储器的操作速度与密集度，还能避免短通道效应造成的漏电情形。

然而，现有的沟槽式栅极仍存在一些问题。当存储器的尺寸持续微缩，埋入式字符线(buried word line)切过两主动区之间的通过栅极(passing gate)区域，在重复性读写时，会在两侧的主动区中产生累积的寄生电子。当寄生电子通过与该行(column)埋入式字符线相邻的另一埋入式字符线底部而流至与一位线电连接的源/漏极时，会造成该列(row)位线数据读写错误，此现象称为列锤效应(row hammer effect)。

发明内容

本发明目的之一在于提出一种可避免列锤效应的动态随机存取存储器及其制作方法，通过在埋入式字符线底部，特别是其作为通过栅极区域的底部设置一中介层，可减少寄生电子的累积，同时避免寄生电子流过相邻行埋入式字符线底部至与源/漏极区的机会。

本发明一方面提供一种半导体元件，包含一基底，其中包含一栅极沟槽，沿一第一方向延伸。一栅极介电层，沿着该栅极沟槽的底面和侧壁覆盖。一栅极金属，位于该栅极介电层上并且部分填充该栅极沟槽。多个中介层，位于该栅极沟槽的一下部，并沿着该第一方向埋设在该栅极金属与该栅极介电层之间。

本发明另一方面提供一种半导体元件的制作方法，包含提供一基底，形成一栅极沟槽，沿着一第一方向延伸。形成一栅极介电层，覆盖该栅极沟槽的底面和侧壁。在该栅极沟槽内填充一牺牲层，在该牺牲层中形成一开口，暴露出部分该栅极介电层。在该开口内沉积一中介材料层，再回蚀刻该中介材料层至剩余的该中介材料层仅位于该开口的一下部，形成一中介层。移除该牺牲层，然后形成一栅极金属填充该栅极沟槽，其中该中介层被埋设在该栅极金属与该栅极介电层之间。

附图说明

图1至图9为根据本发明一实施例的半导体元件的制作方法步骤示意图；

图10至图11为图1至图9所述实施例的第一变化型的示意图；

图12至图14为图1至图9所述实施例的第二变化型的示意图；

图15至图16为图1至图9所述实施例的第三变化型的示意图。

主要元件符号说明

1 半导体元件